西安电子科技大学2010年微机原理试题

电子科技大学《微机原理》指定教材课后参考答案“微机系统原理与接口技术”第八章习题解答（部分）1. 什么叫总线和总线操作？为什么各种微型计算机系统中普遍采用总线结构？答：总线是模块与模块之间传送信息的一组公用信号线；而模块间信息传送时与总线有关的操作统称为总线操作；模块间完成一次完整信息交换的时间称为一个总线操作周期。

总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩展和升级变得高效、简单、易行。

因此微型计算机系统中普遍采用总线结构。

2．微机总线有哪些种类？其数据传输的主要过程是什么？答：微机中目前普遍采用的总线标准包括系统内总线标准和系统外总线标准两类：系统内总线标准一般指微机主板插槽（系统扩展板）遵循的各种标准，如PC/XT总线标准、ISA 总线标准（PC/AT总线标准）、VL总线标准（VESA具备总线标准）、PCI局部总线标准等；系统外总线标准指系统互连时遵循的各种标准，多表现为微机对外的标准接口插头，有时也称为接口标准，如EIA RS-232异步串行接口标准、USB通用串行接口标准、IEEE-488通用并行接口标准等。

一个总线操作周期一般分为四个阶段，即：总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。

在含有多个主控制器的微机系统中，这四个阶段都是必不可少的；而在仅含一个主控制器的单处理器系统中，则只需要寻址和传数两个阶段。

3．计算机系统与外部设备之间相互连接的总线称为系统外总线（通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为片内总线。

4．一次总线的信息传送过程大致可以分为4个阶段，依次为总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。

8．同步总线有哪些优点和缺点？主要用在什么场合？答：同步并行总线时序是指总线上所有信号均以同步时钟为基准，所有接在总线上的设备的信息传输也严格与同步时钟同步。

同步并行总线的优点是简单、易实现；缺点是无法兼容总线上各种不同响应速度的设备，因为同步时钟的速度必须以最慢的响应设备为准，这样总线上的高速设备将无法发挥其高速性能。

电子科技大学微机原理大题（含答案）目录第一章概述 (4)阐述摩尔定律，它有什么限制？ (4)什么是Soc？什么是IP核？它有哪几种实现形式？ (4)什么是嵌入式系统？它有哪些特点？ (4)第二章计算机系统的结构组成与工作原理 (5)说明RISC架构与CISC架构之间的区别 (5)举例说明计算机体系结构、组成和实现之间的关系 (5)试说明现代计算机系统中常用的并行技术及其效果？ (5)某时钟频率为1.25GHz、平均CPI为5的非流水线式处理器，其升级版本引入了6级流水线，但因存在诸如锁存延迟等流水线内部延迟，升级版处理器的时钟频率必须降到1GHz。

(5)简述冯.诺依曼体系结构的核心，并分析冯.诺依曼计算机存在的瓶颈？ (6)简述冯.诺依曼计算机的实质 (6)第三章微处理器体系结构及关键技术 (6)试比较计算机各体系结构的优缺点 (6)常见的流水线冒险包括哪几种？如何解决？ (7)试比较随机逻辑和微码体系结构的优缺点 (7)什么是微码体系结构？微指令的作用是什么？ (7)第四章总线技术与总线标准 (7)比较串、并行通信的特点，为什么现代计算机中有总线串行化的趋势？ (7)试比较同步、半同步、异步总线时序的优缺点 (8)RAM与CPU的连接有哪几类信号线？简述电路设计时需要考虑的几个问题？ (8)计算机系统的总线仲裁有哪几种类型？请简述串行总线仲裁。

(8) 什么是总线？微机中三总线是指？微机系统采用总线的好处是？(8)第五章存储器系统 (9)简述Cache-主存层次与主存-辅存层次的不同点。

(9)什么是高速缓存技术和虚拟存储器技术？采用它们的目的是什么？(9)什么是虚拟地址？试简述虚拟存储器的基本工作原理。

(9)什么是存储器访问的局部性原理？它有哪几种含义？ (9)试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。

要求ROM用EPROM芯片2732组成，从0000H地址开始;RAM用SRAM 芯片6264组成，从4000H地址开始。

电子科技大学微机原理复试试题微机原理第一章练习题及解一：单项选择题●若二进制数为010111.101，则该数的十进制表示为（ B ）。

A：23.5 B：23.625C：23.75 D：23.5125●若无符号二进制数为11000110，则该数的十进制表示为（ A ）。

A：198 B：70C：126 D：49●十进制数81的8421BCD码为（ A ）。

A：81H B：51HC：18H D：15H●11000110为二进制原码，该数的真值为（ A ）。

A：-70 B：+70C：-198 D：+198●11000110为二进制补码，该数的真值为（ D ）。

A：+198 B：-198C：+58 D：-58●01000110为二进制补码, 该数的真值为（ A ）。

A：+70 B：-70C：+58 D：-58●字符A的ASCII码为41H，字符a的ASCII码为（ C ）。

A：41H B：42HC：61H D：62H●字符A的ASCII码为41H，字符B的ASCII码为（ B ）。

A：41H B：42HC：61H D：62H●字符9 的ASCII码为（ C ）。

因为9与A之间有7个字符A：09H B：9C：39H D：99●8位二进制数的原码表值范围为（ C ）。

A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数的反码表值范围为（ C ）。

A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数的补码表值范围为（ B ）。

A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数的无符号数表值范围为（ A ）。

即无符号位A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●n+1位符号数X的原码表值范围为（ A ）。

编写程序实现将缓冲区BUFFER中的100个字按递增排序，并按下列格式顺序显示：数据1 <原序号>数据2 <原序号>数据3 <原序号>················程序如下（效果图）：N=100DATAS SEGMENTBUFFER LABEL WORDX=55519REPT 100X=(X+7517)mod 65535DW XENDMNUMBER LABEL BYTEY=0REPT 100Y=Y+1DB YENDMDECIMAL DB 5 DUP(?)M DW 1 DUP(?)DATAS ENDSSTACKS SEGMENTDW 100H DUP(?)TOP LABEL WORDSTACKS ENDSCODES SEGMENTASSUME CS:CODES,DS:DATAS,SS:STACKS START:MOV AX,DATASMOV DS,AXMOV ES,AXMOV AX,STACKSMOV SS,AXLEA SP,TOPXOR AX,AX ;开始程序LEA SI,BUFFERLEA DI,NUMBERCALL SORTMOV CX,N ;显示程序开始L1:MOV AX,[SI]MOV M,5CALL DISPAXDCALL DISPEMADD SI,2 ;显示数值XOR AX,AXMOV AL,[DI]MOV M,3CALL DISPAXDCALL DISPCRINC DI ;显示序号LOOP L1MOV AH,4CHMOV AL,0INT 21HSORT PROC NEARPUSH SIPUSH DIPUSH AXPUSH BXPUSH CXMOV CX,N;开始冒泡程序DEC CXLP1: ;外循环PUSH SIPUSH DIPUSH CXLP2: ;内循环MOV AX,[SI]CMP AX,[SI+2]JBE NOXCHGXCHG AX,[SI+2]MOV [SI],AXMOV BL,[DI]XCHG BL,[DI+1]MOV [DI],BLNOXCHG:ADD SI,2INC DILOOP LP2POP CXPOP DIPOP SILOOP LP1 ;冒泡结束POP CXPOP BXPOP AXPOP DIPOP SIRETSORT ENDPDISPAXD PROC NEARPUSH AXPUSH BXPUSH CXPUSH DXPUSH DILEA DI,DECIMALCALL TRANS16TO10MOV CX,MMOV BX,CXDEC BXLEA DI,DECIMAL[BX];指向最高位MOV AH,2DISPAXD2:MOV DL,[DI]ADD DL,30HDEC DIINT 21HLOOP DISPAXD2POP DIPOP DXPOP CXPOP BXPOP AXRETDISPAXD ENDPTRANS16TO10 PROC NEARPUSH AXPUSH BXPUSH CXPUSH DXPUSH DIMOV BX,10MOV CX,MTRANS1:XOR DX,DXDIV BXMOV [DI],DLINC DILOOP TRANS1POP DIPOP DXPOP CXPOP BXPOP AXRETTRANS16TO10 ENDPDISPEM PROC NEARPUSH AXPUSH DXMOV AL,20HMOV AH,02MOV DL,ALINT 21H ;显示一位字符POP DXPOP AXRETDISPEM ENDPDISPCR PROC NEARPUSH AXPUSH DXMOV AL,0AHMOV AH,02MOV DL,ALINT 21H ;显示一位字符POP DXPOP AXRETDISPCR ENDPCODES ENDSEND START。

………密………封………线………以………内………答………题………无………效……电子科技大学二零 零九 至二零 一零 学年第 二 学期期 末 考试微处理器系统结构与嵌入式系统设计 课程考试题 A 卷 （ 120 分钟） 考试形式：一本书开卷 考试日期 2010年1月 14 日课程成绩构成：平时 10 分， 期中 15 分， 实验 15 分， 期末 60 分注意：请将第一、二题答案填入本页指定位置。

一、 单选题答案（共30分，共 30题，每题1 分）二、 填空题答案（共25分，共 25空，每空1 分）1. ① 小端格式 ② 高字节放高地址，低字节放低地址2. ① 取指令 ② 指令译码 ③ 计算操作数地址 ④ 取操作数 ⑤ 执行指令 ⑥ 写结果3. ① 时钟频率f ② 指令平均执行时间CPI ③ 指令条数IC （可交换顺序）4. ① 程序员角度看到的计算机结构 ② 计算机各部件的逻辑结构及连接方式 ③ 体系结构5. ① 双工 ② 半双工 （可交换顺序）………密………封………线………以………内………答………题………无………效……6.①一次存取及处理数据7.① IRQ ② FRQ （可交换顺序）8.① R0~R3 ②堆栈单元9.①初始化硬件及加载操作系统10.①功能（黑盒）②覆盖（白盒）③灰盒（可交换顺序）一、单选题（共30分，共 30题，每题1 分）1. 计算机内机器数通常采用（）形式来表示。

A、原码B、反码C、补码D、ASCII码2. 组合BCD码“87H”代表的十进制真值是（）。

A、78B、87C、-120D、+1203. 若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( )。

A、11001011B、11010110C、11000001D、110010014. 冯·诺依曼基本思想主要是提出了（）。

A、二进制和程序存储B、CPU和存储器C、二进制和存储器D、存储器和输入输出设备5. 以下叙述中，不符合RISC指令系统特点的是（）。

………密………封………线………以………内………答………题………无………效……电子科技大学2012-2013学年第 1 学期期 末 考试 A 卷课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2013年1月16日 考试时长：120分钟平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 英才班课程成绩构成：平时 30 %， 期中 0 %， 实验 20 %， 期末 50 % 本试卷试题由 3 部分构成，共 4 页。

注意：请将第一、二题答案填入指定位置。

一、单选题答案（共30分，共30空，每空1分）二、填空题答案（共28分，共28空，每空1分）1. ① 存储器 ② I/O 端口 （可交换顺序）2. ① 一条机器指令由一段微程序来解释执行3. ① 指令 ② 总线4. ① IRQ ② FIQ （可交换顺序）5. ① 1.78 ② 44.94 ③ 2.886. ① 1100 0011 0000 1010 ② 1010 0010 1001 1010 ③ 1 ④ 1 ⑤ 1 ⑥ 0 （说明：该题评阅时按上述答案给分，但实际ARM 是32位CPU ，基本没有同学考虑到）7. ① 非流水线执行时间相对流水线执行时间之比8. ① 一段时间内，计算机工作时所需的指令和数据总是集中存放在临近地址的存储单元 9. ① 复位 ② 电源 ③ 时钟 ④ 存储系统 ⑤ 调试接口 （可交换顺序） 10. ① 异常 （或中断） 11. ① BIC ② ORR12. ① =ULCON0(或=0x50000000) ② #0x2B （或#0xAB ）………密………封………线………以………内………答………题………无………效……一、单选题（共30分，共30空，每空1分）1.以下常用总线标准中，不属于片内总线的是（）。

A、Core ConnectB、AMBAC、AvalonD、SATA2.计算机系统中，以下不属于“异常”的是（）。

西安电子科技大学《自动控制原理》真题2010年(总分150,考试时间90分钟)一、单项选择题1. 单位负反馈系统的闭环传递函数Go(s)=，则其相对阻尼系数ζ为______。

A．1 B．2 C．1/2 D．2. 二阶系统的闭环传递函数为Φ(s)=，该系统所处的状态是______。

A.欠阻尼 B.临界阻尼 C.过阻尼 D.无阻尼3. 传递函数的概念适用于______。

A.线性系统B.非线性系统C.线性时不变连续系统D.线性时变连续系统4. 系统处于欠阻尼状态时的特征根为______。

A.实数根 B.共轭复根 C.共轭虚根 D.不相等的实数根5. 0型采样控制系统，在单位阶跃信号作用下，其稳态误差是______。

A．B．0 C．∞ D．6. 单位负反馈系统的开环传递函数为，则其相角裕量γ______。

A.180°-arctanτωcB.180°+arctanτωcC.180°-arctanτωnD.180°+arctanτωn7. 设s=σ+jω是s平面上的点，当该点映射到z平面上位于单位圆以外的区域时，则有______。

A.σ=0B.σ＞0C.σ＜0D.ω＜08. 一阶保持器两相邻采样点之间的输出是______。

A.线性变化 B.常值 C.线性减小 D.线性增加9. 某系统开环对数幅频特性曲线第一个转折频率之前的斜率为-1，则该系统的型号为______。

A.0型系统 B.Ⅰ型系统 C.Ⅱ型系统 D.Ⅲ型系统10. 相位滞后校正装置的传递函数为Gc(s)=，其中α应为______。

A.α＜1 B.0＜α＜1 C.α＜0 D.α＞111. 相位超前校正网络的传递函数为Gc(s)=，其中系数β应为______。

A.β＜-1 B.β＞1 C.0＜β＜1 D.β＜012. 已知系统的输出Z变换Y(z)=，它符合附图中哪些系统?______ A．B．C．D．二、双项选择题1. 闭环控制系统的特点是______。

西电机电院微机原理上机答案汇编语⾔上机题姓名：学号：成绩：实验⼀、上机过程及DEBUG应⽤编写程序，建⽴数据段DA TA，将你的姓名（汉语拼⾳）及学号存⼊DATA数据段的BUFFER1区域，然后利⽤程序将BUFFER1区域中的字符串（姓名及学号）依次传送到从BUFFER2开始的内存区域中去。

上机过程与要求1.建⽴原程序：源程序⽂件名为buffer.asm ，源程序清单如下：data segmentbuffer1 db 'hepan04105038'buffer2 db 13 dup(?)data endscode segmentASSUME CS:CODE,DS:DA TASTART:mov ax,datamov ds,axmov es,axlea si,buffer1lea di,buffer2mov cx,0dcldrep movsbmov ah,4chint 21hcode endsend start2.汇编后⽣成的obj⽂件名为buffer .OBJ3.连接后⽣成的⽬标⽂件名为buffer .EXE4.DEBUG调试：在DEBUG下，利⽤U、D、G、R等命令对EXE⽂件进⾏调试后，相关信息如下：（1）表1－1 反汇编清单中所反映的相关信息段地址偏移地址机器码助记符最后⼀条指令14B4 001E D1E3 SHL BX，1*注：最后⼀条指令是对应于代码段中最后⼀条指令（2）在未执⾏程序之前，⽤D命令显⽰内存区域BUFFER1及BUFFER2中的内容，其相关信息如表1－2所⽰。

表1－2 未执⾏程序之前的数据区内容变量区段地址值偏移地址变量值（或字符串）BUFFER1 14B2 0000 hepan04105038BUFFER2 14B2 000D ………….（3）执⾏程序以后⽤D命令显⽰内存区域的相关信息，如表1－3。

表1－3 执⾏程序之后的数据区内容变量区段地址值偏移地址变量值（字符串）BUFFER1 14B2 0000 hepan04105038BUFFER2 14B2 000D hepan04105038（4）⽤R命令检查寄存器的内容如表1－4所⽰。

西电微机原理试题考试时间：120分钟姓名：班级：学号：任课老师：一、填空题（每空1分，共35分）1.十进制数125对应的二进制数为 B；十进制数0.6875对应的二进制数为B。

2.设机器字长为8位，-1010101B的原码为 B；补码为 B。

3.设a=0F7H, b=0D7H，且a、b为8位二进制补码表示的十六进制数。

计算a+b，并判断其结果是否溢出。

正确的结论为。

4.一般来说，8位二进制数（一个字节）可以表示两位十进制数，这种表示方法称为 BCD数表示方法。

十进制数49以分离BCD码形式定义到FLBCD 字单元，正确的伪指令为。

5.计算机中的带符号数都是用表示的，字符都是用表示的。

将AL 中保存的字母ASCII码变换成相应的大写字母的ASCII码，则正确的逻辑指令为。

6.8086 CPU芯片有40个管脚，微处理器通过这些引脚与外部的逻辑部件连接，完成信息的交换。

CPU的这些引脚信号称为。

7.在微型计算机系统中，对存储器的编址和对I/O端口的编址方法有和两种编址方法。

而大多数微处理器是采用两个独立的地址空间，即存储器地址空间和I/O地址空间。

8086CPU对存储器的编址和对I/O端口的编址采用的是方法。

8086CPU采用引脚信号来区分对存储器和I/O端口的读写操作。

8.8086CPU内部的功能结构主要包含两个独立的逻辑单元：执行单元EU和总线接口单元BIU。

其中BIU主要完成。

9.在8086CPU的寄存器组织中，通用寄存器分别为。

10.8086微处理器状态字PSW是一个16位的寄存器，一共设定了9个标志位，其中用于反映ALU前一次操作结果的状态标志分别为；若（AX）=5439H，则8086CPU 执行ADD AX，476AH指令后，OF= ；执行AND AX，476AH指令后，OF= 。

11.有一块120个字的存储区域，其起始地址为625AH：234DH，则这个存储区域的末地址单元的物理地址为。

西安电子科技大学微机原理大作业第一次上机一、实验目的1. 熟练掌握8086/8088的各种寻址方式及应用。

2.掌握DEBUG调试程序中的一些常用命令的使用方法，为以后的实验打下基础二、实验仪器586微机 1台三、实验内容1．关于数据的寻址方式练习8086/8088 提供多种方式实现操作数寻址，大体可分为7种：a. 立即寻址b. 寄存器寻址c. 直接寻址d. 寄存器间接寻址e. 寄存器相对寻址f. 基址变址寻址g. 基址变址且相对寻址掌握8086/8088的这些寻址方式，是学习汇编语言编程的关键。

指令SRC 寻址方式SRC的地址AX 推算值AX 实际值MOV AX, CX寄存器寻址0005 0005 MOV AX, 500H 立即寻址0500 0500 MOV AX, TABLE 直接寻址1541:0004 A5A 4 A5A 4MOV AX, ES:[BX] 寄存器间接寻址 1542:0004 C5C 4 C5C4MOV AX, [BX+05H] 寄存器相对寻址 1541:0009 AAA 9 AAA 9 MOV AX,寄存器相153FB8B B8B7 MOV AX, TABLE [BX] 寄存器相对寻址 1541:0008 A9A 8 A9A8MOV AX, 07H [BX] 寄存器相对寻址 1541:000B ACA B ACA BMOV AX, [BP]寄存器间接寻址 153F :0003 B4B 3 B4B 3 MOV AX, TABLE [BP] 寄存器相对寻址 1541:0007 A8A 7 A8A 7 MOV AX, 08H [BP] 寄存器相对寻址 153F :000B BCB B BCB B MOV AX, [BP+06H] 寄存器相对寻址 153F :0009 BAB 9 BAB 9 MOV AX,寄存器相1541A7A A7A6MOV AX, [BP]+05H 寄存器相对寻址153F:0008B9B8B9B8MOV AX, ES: [SI+03H] 寄存器相对寻址1542:0005C6C5C6C5MOV AX, [DI+06H] 寄存器相对寻址1541:0007A8A7A8A7MOV AX, [DI]+05H 寄存器相对寻址1541:0006A7A6A7A6MOV AX, TABLE [SI] 寄存器相对寻址1541:0006A7A6A7A6MOV AX, [SI] 寄存器间接寻址1541:0002A3A2A3A2MOV AX, TABLE 寄存器相1541A6A A6A[DI] 对寻址:00055 5MOV AX, [SI]+05H 寄存器相对寻址1541:0007A8A7A8A7MOV AX, [BX] [DI+01H] 基址变址且相对寻址1541:0006A7A6A7A6MOV AX, [BX] [SI]+03H 基址变址且相对寻址1541:0009AAA9AAA9MOV AX, TABLE [BX] [SI] 基址变址且相对寻址1541:000AABAAABAAMOV AX, ES:[BX] [DI] 基址变址寻址1542:0005C6C5C6C5MOV AX, [BP] [DI+02H] 基址变址且相对寻址153F:0006B7B6B7B6MOV AX, TABLE 基址变址1541A9A A9A[BP] [DI] 且相对寻址:00088 8MOV AX, ES:[BP] [SI] 基址变址寻址1542:0005C6C5C6C5MOV AX, [BP] [SI+05H] 基址变址且相对寻址153F:000ABBBABBBAMOV AX, 03H [BP] [DI] 基址变址且相对寻址153F:0007B8B7B8B7MOV AX, [BP] [SI] 基址变址寻址153F:0005B6B5B6B5MOV AX, [BP+02H] [DI+03H] 基址变址且相对寻址153F:0009BAB9BAB9MOV AX, TABLE [BP+02H][DI+03H] 基址变址且相对寻址1541:000DAEADAEAD第二次上机一、实验目的1． 熟练掌握汇编语言程序设计的方法及上机步骤。