下载文档原格式
附录一MAX+plusII操作指南完成组合逻辑电路的设计与仿真过程，主要用到以下操作，而且有顺序规定，在编译前需对图形编辑文件保存，并且项目文件必须与图形文件名称一致、保存在同一文件夹，只是后缀不同。
编译正确后才能创建波形文件，波形文件保存后，才能进行仿真，最后进行时序分析。
如中途进行修改，从修改开始的操作步骤要重做一边。
1、建立一个新项目；2、建立一个新的图形输入文件；3、进行图形输入文件的编辑；4、进行项目文件的编译；5、创建波形文件并进行功能仿真；6、进行时序分析。
一、建立一个新项目①启动MAX+plusII：在WINDOWS98界面下，单击开始—程序—Altera—MAX+plusII9.5，进入MAX+plusII9.5管理器窗口，见图1-1。
②用MAX+plusII编译一个设计文件之前，必须先指定一个项目文件，选中File—Project—Name，显示对话框图1-2。
③在Project Name框中，键入项目名，如test1，若改变test1所属子目录，用户可在Directories窗口中修改。
④选择OK，则MAX+plusII9.5窗口标题会变成新的项目名称：MAX+plusIIManager-d:\Max2work\test1。
⑤如已打开一个图形文件，可用菜单File—Project—Set Project To Current File将项目设为与当前图形文件相对应。
注意：换一个电路图，必须重新定义项目名，项目名与文件名必须一致。
图1-1 MAX+plusII9.5管理器窗口图 1-2 建立项目对话框二、 建立一新的图形输入文件在文件菜单中，选中File —New ，出现图1-3对话框New ，New 的对话框供读者选择输入方法：● 图形文件● 符号文件● 文本文件● 波形文件下面介绍的是使用图形输入法。
图1-3新建文件对话框② 选择Graphic Editor file 图形输入文件，选择OK ，则出现一个无名称的图形编辑窗口，如图1-4所示。
Max+Plus II 使用说明 (一)Max+Plus II 是一款基于计算机辅助设计 (CAD) 技术的数字逻辑电路仿真软件。
这款软件由美国英特尔公司 (Intel) 开发，可用于设计和验证数字逻辑电路，包括组合逻辑电路和时序逻辑电路。
本文将详细介绍 Max+Plus II 的使用说明，帮助用户更好地了解和应用该软件。
一、软件下载与安装Max+Plus II 可以从英特尔公司的官方网站上下载，安装过程简单，用户只需要按照安装向导逐步完成即可。
注意，该软件只能在 32 位版本的 Windows 操作系统上运行，所以用户需要确保自己的电脑系统符合要求。
二、主要功能介绍1. 逻辑设计：Max+Plus II 提供了完整的数字逻辑设计工具箱，包括位宽选择、时钟控制、计数器设计等工具，支持标准硬件描述语言VHDL 和 Verilog。
2. 仿真调试：Max+Plus II 可以进行逻辑仿真和时序仿真，模拟电路的输入输出信号，检查电路设计的正确性和可行性。
3. 器件库管理：Max+Plus II 内置了丰富的器件库，用户可以根据需要选择和添加器件，支持包括 FPGA、CPLD、RAM、ROM 等在内的多种器件类型。
4. 项目管理：Max+Plus II 支持多个项目的并行管理，用户可以轻松创建、打开、保存和关闭项目，以及在不同的项目之间进行切换操作。
三、使用步骤1. 创建项目：用户需要先创建一个新项目，然后选择适当的器件和设计语言，制定设计规范和参数，创建设计文件，并建立测试目标。
2. 设计与仿真：用户可以使用逻辑设计工具箱，将逻辑元件（例如逻辑门、寄存器、计数器等）组合起来构建数字逻辑电路，并在仿真界面中进行测试和验证。
3. 下载与调试：用户完成设计和仿真之后，可以将设计文件下载到目标设备中，然后进行实际调试和测试，以验证电路的正确性和可行性。
四、注意事项1. 在使用 Max+Plus II 进行数字逻辑电路设计时，需要遵循设计规范和标准，保证设计的正确性和可靠性。
Maxplus II使用教程双击桌面图标：
Maxplus II 打开后的界面：
新建一个空白文档：
新建对话框：
新建一个文本文件：
点击
OK
在空白文档中输入程序：
新建一个图形文件 新建一个文本文件 新建一个波形文件
保存：
保存要注意三个问题：1.保存的位置：最好保存在一个空白的文件夹中。
2.文本文件保存的类型：使用.V做后缀，表示采用的是VerilogHDL编写的程序，采用.vhd 作为后缀是表述使用的是VHDL编写的程序。
3.保存的文件名要与程序模块的名称一致。
保存之后，关键字颜色发生变化：
件设为当前工程。
将文件设为当前工程后就可以进行编译了。
点击 start
位置处。
编译通过后，将程序生成对应的模块。
生产的模块名称和文件的名称是一致的。
生成了模块就可以被其他电路调用。
新建一个文件
试，仿真，看功能有没有错误。
将刚刚程序生产的模块掉出来，
模块所在的位置是你程序所在的文件夹。
模块掉出来后的现象：
添加输入输出管脚。
输入管脚为input输出管脚为output
连线
更改管脚名称。
双击管脚就可以
保存
将当前的图像文件，设为当前工程。
编译当前工程
新建一个波形文件
添加输入输出信号
改变输入信号的值。
仿真
仿真结果：。
MAX PLUS II 入门指南一、安装1、2、按步骤安装即可3、注册：开始——所有程序——MAX PLUS II BASELINE——OPTIONS——LICENSE SETUP 找到注册文件所在路径OK即可，如：二、文本输入法1、建立设计文件夹，先硬盘D或你想要放的硬盘，D：\MUX21 (不能中文);2、启动MAX PLUS II3、录入设计文件,选择MAX PLUS II——TEXT EDITOR 然后输入VHDL程序即可；或FILE——NEW ——选择TEXT EDITOR FILE，然后输入，输入完后，FILE——SA VE AS保存在自己建立的文件夹里如MUX21，注意：文本存盘的文件名与实体名一样，后缀选择.vhd4、将当前的设计设定为工程即：FILE\PROJECT\SET PROJECT TO CURRENT FILE5、选择目标芯片(实验室需要):点击Assign\Device菜单选择芯片(FLEX10K10系列的EPF10K10LP84-4芯片该芯片是实验室设备所提供的,如自己做仿真可随便选或自动选)6、启动MAX+plus II \ Compiler菜单，或点击主菜单下的快捷键，打开编译窗口。
按Start开始编译，这是正常情况,如果提示出错,按其提示位置检查语法错误! 修改保存,再编译直至通过!三、仿真1、加访真激励信号波形（1）启动选择MAX PLUS II——W A VEFROM EDITOR，出现：（2）鼠标右键盘点击空白处，出现选择：ENTER NODES FROM SNF 进入如下画面，点击LIST——以及=》——OK（3）设定仿真终了时间为1us：FILE——END TIME（4）左方快捷键从上往下：箭头键：鼠标指向用；A键：输入文字；总线赋值键：给总线赋值；依次下来是：放大、缩小、仿真全时区显示、置0、置1、置X、置Z、取反、时钟脉冲赋值、周期信号赋值（又叫类似时钟信号赋值、总线顺序赋值）组群总线赋值、FSM状态机赋值置注意：画波时，如果在OPTIONS菜单中消去网格对齐项SNAP TO GEID前的勾，则可以在任意位置设置所需要的电平值。
Altera MAX+plusⅡ操作指南Alter公司的MAX+plusⅡ是一个高度集成化的可编程逻辑器件开发系统，能够开发Alter公司的MAX系列和FLEX系列的可编程器件。
该系统的要紧特点如下：①支持多种设计输入方式。
如：原理图、VHDL语言、AHDL语言、波形图等。
同时还支持主流的第三方EDA 工具，如：Synopsys、Cadence、ViewLogic、Synplicity、Mentor和Model Technology等等。
②提供完善的功能仿真，同时还提供精准的时刻仿真。
③该系统把设计输入、功能仿真、时刻仿真、设计编译和器件编程集成于统一的开发环境下，从而更方便、更快捷。
④MAX+plusⅡ开发系统还具有编译快捷，设计实现优化的功能。
4.1.1 MAX+plusⅡ的安装1)安装MAX+的软硬件要求MAX+PLUSII PC版能够在以下几种操作系统下运行：Windows NT Windows 98/Windows 2000/Windows XP。
表中列出了用于不同器件所需的有效内存。
表MAX+PLUSII系统所需的存储器2)安装MAX+ PC版下面介绍MAX+PLUSII PC版在Windows 98操作系统下的安装进程。
假设在其他操作系统下安装，可参照此方式操作。
(1)将MAX+安装光盘放入光驱，安装窗口将自动显现图所示的界面。
图 MAX+PLUSII 安装界面你能够选择MAX+PLUSII 安装类型如下：Custom、BASELINE、Programmer Only和ACCESS Key Guidelines。
开始安装之前，你还能够阅读Help文件、Read Me文件、License Agreement文件和ACCESS Key Guidelines。
单击任一安装选项，即开始安装。
安装进程中依照屏幕上的提示进行操作。
(2)安装好后，双击MAX+plusII图标或在“开始”菜单内选择MAX+plusII项，开始运行MAX+plusII。
MAXPLUS2使用教程
MAXPLUS II 基本使用之二
授课时间:2课时
授课方式:演示+讲授
目的要求:掌握MAXPLUS II软件的基本使用
重难点: MAXPLUS II软件的基本使用
一、MAXPLUS II的基本操作。
我们以一个二选一的数据选择器的设计为例，通过图形和Verilog-HDL两种方式进行原文件的编辑。
设计实体名为21MUX，有三个输入端A，B，S，分别为数据通路A，数据通路B和选择控制S;有一个输出端Y，为数据输出端。
操作步骤:
1.图形方式输入原文件
运行MAXPLUS II后，单击菜单“File>New…”，在出现的新建文件窗口中，选择“Graphic Editor file”，在其后的选择框中选择“.gdf ”为扩展名。
单击OK按钮，启动MAXPLUS II图形编辑器。
在上面的图形编辑框中单击右键，在弹出的快捷菜单中选择“Enter Symbol… ”命令，进入Enter Symbol窗口。
在Symbol Library框中双击maxplus2\max2lib\mf所在路径，然后在Symbol Files框中选择21MUX，单击OK按钮。
这时，图形编辑框中出现了一个红框的标名为21MUX的元件。
这就是MAXPLUS II库中自带的一个二选一数据选择器的元件。
按相同方法打开Enter Symbol窗口，双击maxplus2\max2lib\prim所在路径，然后在Symbol Files框中选择input，单击OK按钮。
这时窗口中出现一个红框的输入引脚元件。
按上述方法再输入一个输出引脚元件，其元件名为output。
1
接着在按住ctrl键和鼠标左键的同时拖动已有的那个输入引脚元件，在窗口中任意空白处放开。
这样操作一次，就得到已有元件的一个拷贝。
我们在原理图上设置三个输入引脚和一个输出引脚，但这时各输入引脚名称相同，无法区分。
给引脚命名的方法是，用鼠标左键双击引脚的默认引脚名
“PIN_NAME”，然后由键盘输入自己的引脚名。
接下来要连接各元件。
将箭头指到元件引脚的端点处，当箭头变成十字型时，按住鼠标左键并拖动，引出电气连接线至另一元件引脚端点，然后松开鼠标左键，就完成了两个端点间的连接。
上述设计完成连接如下:
接下来，在File菜单下选择Save命令将文件保存为名为21MUX的文件。
这样就完成了一个完整的图形编辑输入。
2. Verilog-HDL文本方式输入原文件
在运行MAXPLUS II后，在新建文件窗口中选择Text Editor File项，建立一个文本文件。
先将该文件保存为主文件名为21MUX，扩展名为vhd的文件;这样以后输入的文本将会得到软件的编辑提示。
接着在该文本编辑窗口中输入Verilog-HDL描述程序，完成设计输入并保存。
module mux21(in1, in2, sl, out);
input in1, in2, sl;
output out;
2
reg out;
always@(in1 or in2 or sl)
begin
case (sl)
1’b0: out = in1;
1’b1: out = in2;
endcase
end
endmodule
3.编译原文件
执行File>Project>Set Project to Current File命令，设置当前项目至当前文件(也就是编译的对象)。
再执行File>Project>Save & Compile命令，保存当前项目并进行编译。
在编译前可通过Options菜单下的Devices命令进行器件类型的选择。
每次选择新器件后都要对项目进行重新编译，才能应用新的器件设置。
4.时序仿真
编译通过(没有错误)后，说明设计文件的格式没有错误，可以进行下一步的仿真工作。
仿真是系统设计中重要的一步，它能检验出设计是否存在逻辑错误。
执行MAX PLUSII>Wavefrom Editor命令，打开波形编辑器。
3
在波形编辑窗口的空白处单击鼠标右键，在弹出的快捷菜单中选择Enter Nodes from SNF…命令。
在出现的窗口中点击List按钮，这时Available Nodes &Groups栏中出现所有可选的节点名称;再点击“=>”，使所有节点同样显示在Selected Nodes
&Groups栏中。
最后再点击OK按钮。
这时，在波形编辑窗口中出现了所选择的各节点，对各节点信号进行设置，使其包括所有要检查的逻辑组合(如下图所示)。
然后保存该波形文件为扩展名为scf 的仿真文件。
保存好文件之后，选择Max+plusII>Simulator命令，打开时间仿真窗口，单击Start按钮开始仿真。
仿真结束后，单击Open SCF按钮，打开相应的仿真波形文件，观察仿
4
真结果是否满足要求。
如果满足要求，可以进行下载，否则修改相应的设计文件。
5. 观察或修改底层逻辑单元映射
选择Max+plusII>Floorplan Editor命令打开底层编辑窗口。
通过底层编辑窗口可以观察并修改器件的引脚及逻辑单元的分配。
6.综合下载
选择Max+plusII>Programmer命令打开编程下载窗口，在已连接好下载硬件的情况下进行下载。
下载之后，就完成了一个完整的设计开发。
注意:
*VERILOG-HDL的文件的主文件名必须与实体名相同;
*文件名及文件保存路径中不能存在中文字符和空格等非法字符。
*同一文件夹下不能存在主文件名相同而扩展名不同的两个图形输入文件和文本输入文件。
5。
