计算机组成原理(十二条指令)
- 格式:doc
- 大小:1.15 MB
- 文档页数:33
计算机组成原理复习题(含答案)计算机组成原理复习题⼀、选择题:1.双字节⼀般指(C )⼆进制数。
A.1位B.32位C.16位D.8位2.在主机中,能对指令进⾏译码的器件是(D )。
A.存储器B.ALU C.运算器D.控制器3.若⼀个数的编码是10000000,它的真值是-127,则该编码是(D )。
A.原码B.移码C.补码D.反码4.在I/O控制⽅式中,主要由程序实现的是(C )。
A.PPU⽅式B.DMA⽅式C.中断⽅式D.通道⽅式5.在浮点数的表⽰范围中,(B )在机器数中不出现,是隐含的。
A.阶码B.基数C.尾数D.符号6.指令系统采⽤不同的寻址⽅式的主要⽬的是( D )。
A.提⾼访问速度B.简化指令译码电路C.增加内存容量D.扩⼤寻址范围7.若标志寄存器Z=1 ,表明(C )A.运算结果为负B.运算结果为1 C.运算结果为0 D.运算结果为正8.寄存器间接寻址⽅式中,操作数在(B )中。
A.寄存器B.存储器C.堆栈D.CPU9.DMA接⼝(B )。
A.可以⽤于主存与主存之间的数据交换 B.内有中断机制C.内有中断机制,可以处理异常情况 D.内⽆中断机制10.计算机主频的周期是指(A )A.时钟周期B.指令周期C.⼯作周期D.存取周期11.运算器是由多种部件组成的,其核⼼部件是(D )。
A.数据寄存器B.累加器C.多数转换器 D. 算术逻辑运算单元12.使CPU与I/O设备完全并⾏⼯作⽅式是(C )⽅式。
A.程序直接传送B.中断C.通道D.程序查询13.某计算机字长32位,存储容量为64KB,若按照字节编址,它的寻址范围是(B )A.8K B.16K C.32K D. 4K 14.⽬前我们所说的个⼈台式商⽤机属于( D )。
A.巨型机 B.中型机 C.⼩型机 D.微型机15.冯·诺依曼机⼯作⽅式的基本特点是( B )。
A.多指令流单数据流 B.按地址访问并顺序执⾏指令C.堆栈操作 D.存储器按内容选择地址16.CPU的组成中不包含( A )。
2021年南昌航空大学网络工程专业《计算机组成原理》科目期末试卷A(有答案)一、选择题1、存储器采用部分译码法片选时,()。
A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码2、主存按字节编址,地址从0A4000H到0CBFFFH,共有()字节;若用存储容量为32K×8位的存储芯片构成该主存,至少需要()片。
A.80K,2B.96K,2C.160K,5 C.192K,53、下列为8位移码机器数[x]移,当求[-x]移时,()将会发生溢出。
A.11111111B.00000000C.10000000D.011l1l114、加法器采用先行进位的根本目的是()。
A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是5、某字长为8位的计算机中,已知整型变量x、y的机器数分别为[x]补=11110100,[y] 补=l0110000。
若整型变量z=2x+y/2,则z的机器数为()。
A.11000000B.00100100C.10101010D.溢出6、某总线共有88根信号线,其中数据总线为32根,地址总线为20根,控制总线36根,总线工作频率为66MHz、则总线宽度为(),传输速率为()A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s7、总线的数据传输速率可按公式Q=Wf/N计算,其中Q为总线数据传输速率,W为总线数据宽度(总线位宽/8),f为总线时钟频率,N为完成一次数据传送所需的总线时钟周期个数。
若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传送需2个总线时钟周期,则总线数据传输速率Q为()。
A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s8、某计算机主频为1.2GHz,其指令分为4类,它们在基准程序中所占比例及CPI如下表所示。
计算机学院计算机科学与技术专业《计算机组成原理课程设计》报告(2008/2009学年第一学期)学生姓名:闫全胜学生班级:计算机062202H学生学号: 200620030227指导教师:康葆荣2009年1月3日目录1 关于此次课程设计 (2)1.1 设计的目的: (2)1.2 设计内容及要求: (2)2 分析阶段 (3)2.1指令译码电路分析 (3)2.2 寄存器译码电路分析 (4)2.3 微指令格式分析 (5)2.4 时序分析 (6)3 初步设计阶段 (7)3.1 数据格式 (7)3.2指令描述 (7)3.3 存储器分区 (9)3.4 控制台微程序流程: (10)3.5 运行微程序 (11)4 详细设计阶段 (12)4.1控制台流程分解 (12)4.2 运行微程序子流程 (15)4.3 微程序总流程图 (24)5 实现阶段 (25)5.1 所用模型机数据通路的介绍 (25)5.2 微程序代码设计与编写 (26)微程序二进制代码表 (26)5.3 机器指令的输入及运行 (28)心得体会 (30)参考资料 (31)1 关于此次课程设计1.1 设计的目的:本课程设计是计算机科学与技术专业重要的实践性教学环节之一,是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构(ISA)的设计和实现,加深对计算机组成原理课程内容的理解,建立起整机系统的概念,掌握计算机设计的基本方法,培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 设计内容及要求:基于TDN-CM++计算机组成原理实验教学系统,设计和实现一个8位指令系统结构(ISA),通过调试和运行,使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题:1、指令系统风格(寄存器-寄存器,寄存器-存储器,存储器-存储器);2、数据类型(无符号数,有符号数,整型,浮点型);3、存储器划分(指令,数据);4、寻址方式(立即数寻址,寄存器寻址,直接寻址等);5、指令格式(单字节,双字节,多字节);6、指令功能类别(算术/逻辑运算,存储器访问,寄存器操作,程序流控制,输入/输出);7、依据CPI值对指令系统进行性能分析。
《计算机组成原理》1.指令、指令系统、虚拟存储器、Cache的地址映像、微命令、微指令、输入设备、输出设备、中断系统、中断隐指令、光盘、指令周期、机器周期、节拍的定义指令:指令是指计算机执行某些操作的命令。
指令系统:一台计算机所有指令的集合。
虚拟存储器:将主存储器和辅助存储器的地址空间统一编址,在硬件和系统软件的共同管理下,可以把它们看成一个单一的存储器。
cache的地址映像:在cache中,地址映像是指把主存地址空间映像到cache地址空间,也就是把存放在主存中的程序按照某种规则装入cache中,地址映像有3种方法全相联映像,直接映像,组相联映像微命令:在微程序控制的计算机中,将控制部件向执行部件发出的各种控制命令叫做微命令。
微指令:指控制存储器中的一个单元的内容,即控制字,是若干个微命令的集合。
输入设备:向计算机输入信息的外部设备称为输入设备。
输出设备:接受计算机输出信息的外部设备称为输出设备。
中断系统:是计算机实现中断功能的软、硬件总称。
中断隐指令:CPU响应中断后,经过某些操作,转去执行中断服务程序。
这些操作是由硬件直接实现的。
光盘:用光学方式读写信息的圆盘称为光盘。
指令周期:CPU每取出一条指令并执行这条指令,都要完成一系列的操作,所需要的时间通常叫做一个指令周期。
机器周期:在计算机中,为了便于管理,常把一条指令的执行过程划分为若干个阶段,每一阶段完成一个基本操作。
完成一个基本操作所需要的时间称为机器周期。
节拍:在一个机器周期内,要完成若干个微操作。
这些微操作有的时候可以同时执行,有的需要按先后次序串行执行。
因而应把一个机器周期分为若干个相等的时间段,每一个时间段对应一个电位信号,称为节拍电位信号。
2.冯·诺依曼等人提出的存储程序概念(教材P2,共3点)。
1)计算机应由运算器、存储器、控制器、输入设备、输出设备5大基本不见组成;2)计算机内部采用二进制来表示指令和数据;3)将编好的程序和原始数据事先存入存储器中,然后再启动计算机工作,这就是存储器程序的基本含义。
一、概念1.CMDR:控存数据寄存器,存放从控存读出的微指令2.CMAR:控存地址寄存器,用于存放微指令的地址,当采用增量计数器法形成后续微指令地址时,CMAR有计数功能3.系统并行性:并行包括同时性和并发性两个方面。
前者是指两个或多个事件在同一时刻发生,后者是指两个或多个事件在同一时间段发生。
也就是说,在同一时刻或者同一时间段内完成两种或两种以上性质相同或者不同的功能,只要在时间上互相重叠,就存在并行性。
4.进位链:传递进位的逻辑电路5.间接寻址:通过访存(若是多次间址还需多次访存)得到有效地址6.微程序控制:采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条微指令包含一个或多个微操作命令7.RISC:精简指令系统计算机,通过有限的指令条数简化处理器设计,以达到提高系统执行速度的目的8.中断隐指令:在机器指令系统中没有的指令,是CPU在中断周期内由硬件自动完成的一条指令,功能包括保护断点,寻找中断服务程序入口地址,关中断9.周期挪用/周期窃取:DMA方式中由DMA接口向CPU申请占用总线,占用一个存取周期10.单重分组跳跃进位:n位全加器分成若干小组,小组内进位同时产生,小组与小组间采用串行进位11.双重分组跳跃进位:n位全加器分为若干大组,大组内又分成若干小组,大组中小组的最高进位同时产生,大组与大组间的进位串行传送12.超标量:在每个时钟周期内同时并发多条独立指令,即以并行操作方式将两条或两条以上指令编译执行,在一个时钟周期内需要多个功能部件13超流水线:将一些流水线寄存器插入到流水线段中,好比将流水线再分道,提高了原来流水线的速度,在一个时钟周期内一个功能部件被使用多次14.水平型微指令:一次能定义并执行多个并行操作的微命令。
从编码方式上来看,直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于水平型微指令。
知识点计算机组成原理知识点-计算机组成原理计算机组成原理重要知识点第一章绪论一、冯.诺依曼思想体系――计算机(硬件)由运算器、控制器、存储器、输入输出设备五部分组成,存储程序,按地址出访、顺序继续执行二、总线的概念。
按传送信息的不同如何划分;按逻辑结构如何划分三、冯.诺依曼结构(普林斯顿结构)与哈弗结构的存储器设计思想四、计算机系统的概念,软件与硬件的关系、计算机系统的层次结构(实际机器与交互式机器)五、计算机的主要性能指标的含义(机器字长,数据通路宽度,主存容量,运算速度)六、cpu和主机两个术语的含义,完备的计算机系统的概念,硬件、软件的功能分割七、总线概念和总线分时共享资源的特点、三态门与总线电路第二章数据的机器层次表示一、真值和机器数的概念数的真值变为机器码时存有四种则表示方法:原码表示法,反码表示法,补码表示法,移码则表示码。
其中移码主要用作则表示浮点数的阶码e,以利比较两个指数的大小和对阶操作方式二、一个定点数由符号位和数值域两部分组成。
按小数点位置不同,定点数有纯小数和纯整数两种表示方法。
几种定点机器数的数值则表示范围。
三、浮点数浮点数的标准表示法:符号位s、阶码e、尾数m三个域组成。
其中阶码e通常用移码表示(其值等于指数的真值e加上一个固定偏移值)。
规格化浮点数(原码,补码则表示的规格化浮点数的区别)五、处理字符信息(符号数据即非数值信息),七、常用的bcd码:8421码、2421码、余3码、格雷码(有权码,无权码,特点)八、检错纠错码:奇偶校验(掌握奇偶校验原理及校验位的形成及检测方法),海明码的纠错原理(理解)第三章指令系统一、指令格式:指令的基本格式,指令的地址码结构(3、2、1、0地址指令的区别),非规整型指令的操作码(扩展览会操作码)二、编址方式(位,字节,字…)三、操作数串行方式――立即串行、轻易串行、间接串行、寄存器串行、寄存器间接串行、相对串行、基址寻址、变址寻址、页面寻址四、指令串行方式――顺序对串行方式、弹跳串行方式五、指令类型及功能六、不同的计算机的i/o指令差别很大,通常有两种方式:独立编址方式,统一编址方式第四章数值的机器运算一、为运算器构造的简单性,运算方法中算术运算通常采用补码加减法,原码乘除法或补码乘除法。
8086/8088指令除串操作指令外,所有指令只允许有一个操作数在存储器中。
1. 传送类指令(数据传送指令,专用累加器传送指令,标志位传送指令,地址传送指令)(一)数据传送指令(1) MOV数据传送指令指令格式:MOV DST,SRC;操作数可以是字节、字,源、目的操作数位数必须一致且不能同时在存储器中。
源操作数:可在通用R、段R、存储器中、或为立即数。
目的操作数:不能为立即数。
目的地址是段R名时,源操作数不能是立即数(立即数不能直接传给段R)段R 间不能直接传送数据。
例 1:立即数送R或存储单元• MOV AH,2AH;字节传送;• MOV CX,1234H;字传送;• MOV DA_BYTE, 02FH; 字节传送;• MOV DA_WORD,1020H; 字传送;例 2: 寄存器之间传送 MOV AL, BL; MOV ES, AX;例 3:R 与 M 之间传送。
MOV AL, DB_BYTE例 4: 把DA_BYTE1字节单元内容传送到DA_BYTE2字节单元中。
MOV AH, DA_BYTE1MOV DA_BYTE2, AH例 5: 把立即数1020H传送给DS ,ES。
MOV AX , 1020HMOV DS , AXMOV ES , AX(2)XCHG交换指令XCHG DST, SRC(SRC DST) 将源地址的内容与目的地址内容相互交换。
交换数据可为字、字节,只能在通用R之间或R 与M 之间进行。
不能使用段R、立即数。
例、数据段中定义了两个字变量VAR1和VAR2,(VAR1)= 1234H,(VAR2)= 5678H;将这两个字单元内容互换。
MOV AX,VAR1 XCHG VAR2,AX MOV VAR1,AX(或:XCHG VAR1,AX)(3)PUSH进栈指令格式:PUSH SRC<1> 8086的堆栈由SS指定的一段存储器( 64KB)构成。
自下向上生成的堆栈。
`课程设计报告计算机组成与系统结构课程设计学号:201140030226学生姓名刘小亮专业:计算机应用技术班级 1140302指导教师王强2012年6月26日实验题目1采用模型机指令系统编写程序完成12+22+32+42+52,将结果存放在指定的寄存器中。
2编程将AB和CD两个数的各位相互组合成不同的数(尽量多),存放到存储器中。
(如AC、AD、BC、CA、CB等)3给R0、R1、R2、R3各赋一初值,然后对它们进行一系列移位循环操作,观察各寄存器的变化情况。
4给R0、R1、R2、R3各赋一初值,然后对它们与相应的存储器单元进行一系列数据传输操作,观察各寄存器以及相应存储器单元的变化情况。
5给R0、R1、R2、R3各赋一初值,然后对它们进行一系列可以改变状态位的操作,进而执行一系列转移类指令,观察程序执行流程。
实验目的1、熟悉本模型机的指令系统,理解各条指令的功能和用途。
2、打开实验例程,熟悉软件操作,根据程序执行流程观察寄存器和存储器单元的变化情况,连接串行口连通模型机,观察模型机中数据流向和程序执行的同步情况。
3、利用本模型机的指令系统,自行编制一些小的程序,调试并运行。
实验时间2012年6月24日到2012年6月26日实验装置硬件装置实验装置是为计算机组成原理的工作流程专门设计的。
它能够让学生通过手动和自动的操作弄清和掌握计算机工作的基本原理。
实验模块由手动实验部分和程序实验部分组成。
手动实验主要完成计算机各个组成部分的原理实验,包括数据流程、运算器执行、存储器和外设之间的数据交换等部分,通过组合变化各个输入信号,进一步理解计算机各个部件的执行过程和工作原理,手动实验在本指导书的前面部分已经作了详细介绍。
程序实验主要完成指令系统中每条指令的具体执行,包括取指、译码、执行过程中对应微指令的工作流程,并且还能观察各类指令执行的结果。
操作过程在计算机上进行,可实现单拍、单步和连续执行,每个执行过程可以在计算机上显示,其执行结果和过程也可同步在实验板上显示,进一步观察对应指令在执行过程中的每个控制信号和数据流向。
计算机学院计算机科学与技术专业《计算机组成原理课程设计》报告(2008/2009学年第一学期)学生姓名:闫全胜学生班级:计算机062202H学生学号: 200620030227指导教师:康葆荣2009年1月3日目录1 关于此次课程设计 (2)1.1 设计的目的: (2)1.2 设计内容及要求: (2)2 分析阶段 (3)2.1指令译码电路分析 (3)2.2 寄存器译码电路分析 (4)2.3 微指令格式分析 (5)2.4 时序分析 (6)3 初步设计阶段 (7)3.1 数据格式 (7)3.2指令描述 (7)3.3 存储器分区 (9)3.4 控制台微程序流程: (10)3.5 运行微程序 (11)4 详细设计阶段 (12)4.1控制台流程分解 (12)4.2 运行微程序子流程 (15)4.3 微程序总流程图 (24)5 实现阶段 (25)5.1 所用模型机数据通路的介绍 (25)5.2 微程序代码设计与编写 (26)微程序二进制代码表 (26)5.3 机器指令的输入及运行 (28)心得体会 (30)参考资料 (31)1 关于此次课程设计1.1 设计的目的:本课程设计是计算机科学与技术专业重要的实践性教学环节之一,是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构(ISA)的设计和实现,加深对计算机组成原理课程内容的理解,建立起整机系统的概念,掌握计算机设计的基本方法,培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 设计内容及要求:基于TDN-CM++计算机组成原理实验教学系统,设计和实现一个8位指令系统结构(ISA),通过调试和运行,使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题:1、指令系统风格(寄存器-寄存器,寄存器-存储器,存储器-存储器);2、数据类型(无符号数,有符号数,整型,浮点型);3、存储器划分(指令,数据);4、寻址方式(立即数寻址,寄存器寻址,直接寻址等);5、指令格式(单字节,双字节,多字节);6、指令功能类别(算术/逻辑运算,存储器访问,寄存器操作,程序流控制,输入/输出);7、依据CPI值对指令系统进行性能分析。
要求学生综合运用计算机组成原理、数字逻辑和汇编语言等相关课程的知识,理解和熟悉计算机系统的组成原理,掌握计算机主要功能部件的工作原理和设计方法,掌握指令系统结构设计的一般方法,掌握并运用微程序设计(Microprogramming)思想,在设计过程中能够发现、分析和解决各种问题,自行设计自己的指令系统结构(ISA)。
2 分析阶段2.1指令译码电路分析 指令译码工作原理图:P(3)P(1)FZFC SW-A图2.1指令译码工作原理图根据上图得出指令译码器的逻辑表达式如下。
其中P(1) ~P(4)为低电平有效,当选用时该信号为零;I7 ~I2表示机器指令前六位;SE5 ~SE1为微控制器但愿位地址锁存器的强制端输出;SWA SWB 均为1(启动程序时)。
此设计中设定为P (1)有效,P (2) P (3)均无效,FC FZ T4无需考虑。
由算出的SE5 ~SE1可知操作码对应的入口微地址。
2.2 寄存器译码电路分析寄存器译码原理图如下:LDB0LDR1LDR2I1I0LDRiR0-BR1-BR2-BRD-BRS-BRI-BI3I2图2.2 寄存器译码原理图寄存器的输入、输出不仅决定于输入、输出开关,还与机器指令的后四位(即I3~I0)有关,由其决定哪个寄存器被选中。
2.2.1 寄存器的输入LDRi 为寄存器的输入开关,且为低电平有效(即LDRi=0),I1、I0对寄存器进行选择,决定数据进入哪个寄存器。
2.2.2 寄存器的输出RS-B、RD-B、RI-B为寄存器的输出开关,且为低电平有效;I3、I2对寄存器进行选择,决定从哪个寄存器输出指令;从原理图上可以得出R2-B的输出,若RI-B有效则无需关注I3、I2因而I3、I2可为任意状态。
2.3 微指令格式分析微代码格式如下(1)字段24~19控制运算器的控制端,通过改变S3~CN来决定对数据进行何种算术或逻辑运算。
本设计中全部为正逻辑运算。
(2)字段18为控制对主存W/R的开关(3)字段17、16控制24译码器的输出端,对Y0、Y1、Y2进行选择。
(4)字段15~7为A、B、C三个开关控制端。
A字段B字段C字段(5)字段6~1为该条微程序的八位二进制后继地址,其决定顺序执行哪条微程序。
2.4 时序分析T1、T2、T3、T4为节拍控制端,本设计用了T4节拍控制端,当指令通过译码器P (1)时,P(1)对操作码进行测试,通过节拍脉冲T4的控制,以便识别所要求的操作。
图2.4 时序信号图TS1时进行微程序控制器控制,TS2时进行微指令寄存器控制,TS时控制LDIR、LDAR,TS4时对P(1)、P(2)、P(3)、P(4)、AR、LOPC、LDRi、LDDR1、LDDR2进行控制。
3 初步设计阶段3.1 数据格式本设计中所有需要处理的数据全部采用定点无符号整数表示,8个bit位,格式如下:数据的范围是0~28-1,即0~255。
3.2指令描述3.3 存储器分区设计中将主存储器划分为两部分,地址单元00H~1DH为指令存储区,地址单元1FH~FFH为数据存储区,其中每个地址单元中能够保存一个八位二进制的数据。
划分如下图所示:3.4 控制台微程序流程:PC 计数器在用清零开关CLR 清零后,通过控制台开始进行机器指令的读写和执行,此处将00Q 的后继地址设为20Q(即010000)。
此时只有P(4)有效,即P(4)=0,P(1)=P(2)=P(3)=1。
且SEi 为1时无效,不能改变;只有SEi 为0时,才能对该位上的数进行改变;但只能由0变成1,而不能逆转。
3.4.1 强置写当进行机器指令写入时,将SWB,SWA 置成01状态,通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1 SE4=1SE3=1SE2=1SE1=0SE5~SE2均无效,只有SE1有效,即可得出010000改变为010001,即强置写的入口地址为21Q。
3.4.2 强置读当进行机器指令写入时,将SWB,SWA置成00状态,通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1SE4=1SE3=1SE2=1SE1=1SE5~SE1均无效,不能对 010000进行改变,即强置写的入口地址为20Q。
3.4.3 程序执行当进行机器指令写入时,将SWB,SWA置成11状态,通过指令译码器的逻辑表达式即可算出入口地址。
SE5=1SE4=1SE3=1SE2=0SE1=0SE5~SE3均无效,SE2和SE1有效,即可得出010000改变为010011,即强置写的入口地址为23Q。
3.5 运行微程序PC计数器在用清零开关CLR清零后,通过控制台进入机器指令执行状态,然后开始运行微程序。
此时只有P(1)有效,即P(1)=0,P(2)=P(3)=P(4)=1,且SWB,SWA仍为11。
此处将运行P(1)的上一步微指令的后继地址设为40Q(即100000),应用指令译码器的逻辑表达式对其进行改变得出微程序入口地址。
由于决定入口地址的只有机器指令的前四位(即I7~I4),则通过拟定其先得出入口地址,并检验拟定的前四位是否合理,如下表所示。
4 详细设计阶段4.1控制台流程分解4.1.1 公操作对机器进行总清零CLR 1-0-1。
选中P(4),通过译码形成入口地址。
4.1.2 强置写形成入口地址后,执行写操作。
1.(1)打开PC-B 将数据送到总线上; (2)打开LDAR 将数据从总线流到AR 中; (3)打开LDPC ,让自动加1的数据进入PC 中。
2.(1)打开SW-B 将数据送到总线上, (2)打开LDDR1将数据从总线流到DR1中。
3.(1)打开ALU-B 将数据送到总线上,其间DR1中的数据相当于在ALU中做F=A 的运算;(2)打开CE 、WE 置成01状态,将数据从总线流到主存相应地址单元中,完成数据写操作。
4.1.3 强置读形成入口地址后,执行读操作。
1.(1)打开PC-B 将数据送到总线上;(2)打开LDAR 将数据从总线流到AR 中; (3)打开LDPC ,让自动加1的数据进入PC 中。
2.(1)打开CE 、WE 置成00状态,将数据从主存送到总线上; (2)打开LDDR1将数据从总线流到DR1中。
3.(1)打开ALU-B 将数据送到总线上,其间DR1中的数据相当于在ALU 中做F=A 的运算; (2)打开LED-B ,数据从总线流到输出单元,在数码管上显示出来,完成数据读操作。
4.1.4执行程序形成入口地址后,开始执行程序。
所有都为空操作,只是要通过后继地址转入到运行微程序的流程中。
4..1.5控制台流程图由上可知控制台的总流程图为:4.2 运行微程序子流程 4.2.1 公操作所有的子流程都要运行取指的公操作,然后才能进行各自的操作。
运行微程序1.(1)打开PC-B ,将PC 中的数据(指令操作码地址)送到总线上;(2)打开LDAR 将数据从总线流到AR 中; (3)打开LDPC,让自动加1的数据进入PC 中。
2.(1)打开CE 、WE 置成00状态,对主存进行读操作,访问AR 中保存地址的地址单元中指令;(2)打开LDIR ,将主存中被访问的地址单元中指令送到IR ;(3)选中P(1),根据刚保存到IR 中的指令,通过指令译码器,形成执行该指令的微程序入口地址。
4.2.2 IN1指令操作完成公操作后,根据形成的入口地址运行IN1指令操作。
(1)打开SW-B,将“INPUT DEVICE ”中输入的数据流到总线上;(2)打开LDRi ,在T4脉冲作用下打开R0输入端据IN1机器指令的后两位决定让数据从总线上送入R0。
4.2.3 ADD 指令操作完成公操作后,根据形成的入口地址运行ADD 指令操作。
1.(1) 打开PC-B ,将PC 中的数据送到BUS ;(2) 打开LDAR ,在T3脉冲作用下将数据从总线流到AR 中; (3) 打开LDPC ,让自动加1的数据进入PC 中。
2.(1)打开CE 、WE 置成00状态,将数据从主存送到总线上; (2)打开LDAR ,在T3脉冲作用下将数据从总线流到AR 中。
3.(1)打开CE 、WE 置成00状态,据AR 中保存的指令地址码,在主存相同地址单元中,读出保存的操作数,并放置到总线上;(2)打开LDDR2,在T4脉冲作用下将数据从总线流到DR2中。
4.(1)打开RS-B ,即打开R0的输出,将数据送到总线上;(2)打开LDDR1,在T4脉冲作用下让操作数经由总线进入到DR1中。