数字电路期中考试试卷167101

2014年春季学期《数字电路基础》期中考试卷一、单项选择题（每小题2分，共 20分）1. 电子计算器是 器具，普通温度计是 器具。

( )A ．数字、模拟B ．数字、数字C ．模拟、数字D ．模拟、模拟2. 十进制数50对应的二进制数为（ ）A. 101100B. 100010C. 110010D. 110100 3. 逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ ） A. 逻辑加 B. 逻辑乘 C. 逻辑非 D. 逻辑反4. 下图电路执行哪种逻辑功能？（ ）A. 与B. 或C. 与非D. 或非5. 一个两输入端的门电路，当输入为1、0时，输出不是1的门电路为（ ） A ．与非门 B. 或门 C. 或非门 D. 异或门6. 逻辑表达式ABC =（ ）A 、CB A ++ B 、C B A ++ C 、CB A ++ D 、C B A ∙∙ 7. 对于8421BCD 码优先编码器，下面说法正确的是（A ）A 、有10根输入线，4根输出线B 、有16根输入线，4根输出线C 、有4根输入线，16根输出线D 、有4根输入线，10根输出线8. 时序逻辑电路中的主要元件是（ ）A. 与非门B. 触发器C. 或非门D. 非门 9. 具有保持和翻转功能的触发器是（ ）A. JK 触发器B. T 触发器C. RS 触发器D. D 触发器 10. 在下列器件中，不属于时序逻辑电路的是（ ）A. 计数器B. 触发器C. 全加器D. 寄存器二、填空题（每空1分，共 20 分）1. 在数字电路中，低电平常用 表示；高电平常用 表示。

2. 在CP 有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 。

3. 是编码的逆过程。

4. 逻辑函数式AB B A B A ++,化简后结果是 。

5．组合逻辑电路种类很多，常见的有 、 、 、 等。

6. 同步RS 触发器的功能有 、 、 。

数字电路设计期中测试题姓名：学号：成绩：1.设计一个串行数据检测器。

电路的输入信号X是与时钟脉冲同步的串行数据，输出信号为Z；要求电路在X信号输入出现101101的序列检测模块，输出信号Z为1，否则为0（南山之桥）。

（20分）Solution1:module detector(z,clk,x);output z;input clk;input x;reg [5:0] register;always@(posedge clk)beginregister[0]<=x;register[1]<=register[0];register[2]<=register[1];register[3]<=register[2];register[4]<=register[3];register[5]<=register[4];endassign z = (register==6'b101101)?1'b1:1'b0;endmodulemodule test;reg clk;reg x;wire z;detector DUT (.clk(clk),.x(x),.z(z));always #5 clk = ~clk;initial beginclk = 0;x = 0;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;one;#10 x = 0;#10 x = 1;#10 x = 0;#10 $stop;endtask one;begin#10 x = 1; #10 x = 0; #10 x = 1; #10 x = 1; #10 x = 0; #10 x = 1; endendtaskendmoduleSolution2:module detector(z,clk,rst_n,x);output z;input clk,rst_n;input x;reg z;reg [2:0] state,next_state;parameter IDLE = 0,S0 = 1,S1 = 2,S2 = 3,S3 = 4,S4 = 5,S5 = 6;//101101always@(posedge clk)if(~rst_n)state<= IDLE;elsestate<= next_state;always@(*)case(state)IDLE:if(x)next_state = S0;else next_state = IDLE;S0 :if(~x)next_state= S1;else next_state = IDLE;S1 :if(x)next_state = S2;else next_state = S1;S2 :if(x)next_state = S3;else next_state = S1;S3 :if(~x)next_state= S4;else next_state = IDLE;S4 :if(x)next_state = S5;else next_state = IDLE;S5 :next_state = IDLE;default:next_state = IDLE;endcasealways@(posedge clk)z<=(state==S4 && next_state== S5)?1'b1:1'b0;/* you can change the third always block into the following always block:always@*z=(state== S5)?1'b1:1'b0;*/endmodule2.用D触发器实现2倍分频的Verilog描述？（汉王笔试）（20分）Solution1:module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg clk2;wire clk2_n;assign clk2_n = ~clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2_n;endmodulemodule test;reg clk;reg rst_n;wire clk2;clk_div2 dut (.clk(clk),.clk2(clk2),.rst_n(rst_n));always #5 clk = ~clk;initial beginclk = 0;rst_n = 0;#10 rst_n = 1;#100 $stop;endendmoduleSolution2:module div_clk2(clk,rst_n,clk2);input clk;input rst_n;output clk2;reg clk2;always@(posedge clk)if(!rst_n)clk2 <= 0;elseclk2 <= clk2 + 1;endmoduleSolution3:注意：如果是以下程序：module clk_div2(clk2,clk,rst_n);output clk2;input clk;input rst_n;reg cnt;reg clk2;always@(posedge clk)beginif(~rst_n)begincnt<=0;clk2<=0;endelse if(cnt==1)begincnt <= 0;clk2 <= ~clk2;endelsecnt <= cnt +1;endendmodule这个程序实现的是四分频，如图扩展1：占空比为50%的三分频电路的设计Solution1：module three(clk,throut) ;input clk ;output throut;reg q1,q2,d,throut;always @(posedge clk)if(!d)q1=1'b1;elseq1=~q1 ;always @(negedge clk)if(!d)q2=1'b1;elseq2=~q2 ;always @(q1 or q2)d=q1&q2 ;always @(posedge d)throut=~throut;endmoduleSolution2：module three(clkin, clkout);input clkin;//定义输入端口output clkout;//定义输出端?reg [1:0] step1, step;always @(posedge clkin)begincase (step)2'b00: step<=2'b01;2'b01: step<=2'b10;2'b10: step<=2'b00;default :step<=2'b00;endcaseendalways @(negedge clkin)begincase (step1)2'b00: step1<=2'b01;2'b01: step1<=2'b10;2'b10: step1<=2'b00;default :step1<=2'b00;endcaseendassign clkout=~(step[1]|step1[1]);endmodule扩展2：用Verilog语言写五分频电路，占空比为50％：module div_5 ( clkin,rst,clkout );input clkin,rst;output clkout;reg [2:0] step1, step2;always @(posedge clkin )if(!rst)step1<=3'b000;elsebegincase (step1)3'b000: step1<=3'b001;3'b001: step1<=3'b011;3'b011: step1<=3'b100;3'b100: step1<=3'b010;3'b010: step1<=3'b000;default:step1<=3'b000;endcaseendalways @(negedge clkin )if(!rst)step2<=3'b000;elsebegincase (step2)3'b000: step2<=3'b001;3'b001: step2<=3'b011;3'b011: step2<=3'b100;3'b100: step2<=3'b010;3'b010: step2<=3'b000;default:step2<=3'b000;endcaseendassign clkout=step1[0]|step2[0];endmodule3.完成一个既有读功能又有写功能的RAM的Verilog的描述。

宁波大学科技学院2005/ 2006学年第2学期数字电子技术(171J03B)期中试卷参考答案一、（，4＋6＝10分；无步骤及不完整酌情扣分） 解：（1）A BCD BCD A ABCD BCD A ABCD D C B A L =+=+=+++=)()( （2）解由卡诺图可得D A D A F +=二、（8分，各4分，方法不论）证：（1）B A A +B A B A AB AB B A B A AB B A B B A +++=++=++=)(B A A A B B B A +=+++=)()(（2）C B C A B A C B A C B A B A ⋅+⋅+⋅=+⋅+⋅（证略） 三、（10分）。

解：（1）根据题意列出真值表（5分）：ABCM L M S0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 1 1 1 1 1（2）逻辑表达式并化简（3分，未化简得1.5分）B M L =；C B A M S +=（3）逻辑图（共2分，画图1分）：B M L =；C B A C B A M S ⋅=+= 四、（12分）。

解（1）如图（6分。

输出端使用或门得5分；若输出端未相连得4分）（2）本小题6分，连接关系为：DD D D D D D DD D ========7543216010（5分），连线略（1分）。

五、（12分）解：（1）设：被减数A 、减数B 、来自低位的借位C I ，向高位的借位C O 、差D ，则得真值表（6分）输 入 输 出 A B C I D C O 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1（2）输出逻辑函数表达式（4分）74217421y y y y m m m m D =+++=＝ 73217321y y y y m m m m C O =+++=（3）逻辑图（略，2分）解：（1）驱动（激励）方程和输出方程（3分）311Q K J ==；122Q K J ==；33123,Q K Q Q J == 3Q Y =（1分）（2）状态方程（3分）131311Q Q Q Q Q n +=+；121212Q Q Q Q Q n +=+；12313Q Q Q Q n =+（3）状态转换表（或图，4分）3Q 2Q 1Q111213+++n n n Q Q Q0 0 00 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 1 0 1 1 1 0 1 1 10 1 1 0 1 0 0 0 1（4）电路为模5计数器，能自启动。

2014—2015学年度《数电》期中考试试卷班别 姓名： 学号：题 号 一 二 三 四 五 总 分 得 分一、 填空题（每空1分，共25分）1、常用数制有十进制、 、 等。

2、在逻辑代数中，A+1= ；B+B = 。

3、数字电路的基本逻辑关系有 、 、 ，基本逻辑运算有 、 、 。

4、逻辑代数中的变量只有 和 两种取值。

5、（123．75）10= （ ）26、（1010110010011）2= （ ）167、（10110）2=（ ）108、数字电路中基本逻辑门是 、 、 。

常用的复合门电路有 、 、 、 。

9、与非门实现的逻辑功能为 。

异或门实现的逻辑功能是 。

10、如果把两输入与非门的两个输入端连在一起使用，它将成为一个 门。

二、 选择题（每题2分，共20分）1、逻辑代数中的摩根定律可表示为C B A ⋅⋅=( )。

A 、CB A ++ B 、A ·B ·C C 、A +B +CD 、A +B ·C 2、有10101的二进制代码，表示十进制数为( )。

A 、11B 、21C 、25D 、17 —3、图中这个电路实现什么功能（ ）A 、Y=1B 、Y=0C 、Y=AD 、Y= A 4、模拟电路与脉冲电路的不同在于（ ） 模拟电路的晶体管多工作在开关状态 脉冲电路的晶体管多工作在饱和状态 模拟电路的晶体管多工作在截止状态 脉冲电路的晶体管多工作在开关状态≥1 A Y5、若逻辑函数L=A+ABC+BC+B C，则L可化简为（）A、L=A+BCB、L=A+CC、L=AB+B CD、L=A6、在何种输入情况下，“或非”运算的结果是逻辑0,不正确的是( )A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。

7、．一位十六进制数可以用多少位二进制数来表示？（）A.１B.２C.４D. 168、以下表达式中符合逻辑运算法则的是（）A.C·C=C2B.1+1=10C.0<1D.A+1=19、四位16进制数最大的数是（）A．1111 B .7777 C. FFFF D 都不是10、以下表达式中符合逻辑运算法则的是（）四、化简与计算（25分）1、B A B A B A AB Y +++=2、BD C A AB D A AD Y ++++=3、C B A ABC Y +++=4、计算下列用补码表示的二进制数的代数和。

泉州师院2009～20010学年第二学期
电信专业08级《数字电路》期中练习
（备注：本练习供同学课外进行，但不允许出现雷同卷即错得一样的卷子。

成绩计入平时成绩）
一、化简下列函数
1、()
()C AB C B CD ABC D A D A F +++++=
2、C B A D A
B
A D C A
B CD B A ++++ 3、()()∑=14,13,9,8,7,6,5,2,1,0,,,m D
C B A L
二、试分析下图所示逻辑电路的功能
1
2
三、试用与非门设计一个三输入端的组合逻辑电路，当三个输入端的信号电平相等(全部为高或者低)的时候，输出为高电平，否则输出为低电平。

四、试设计一个4输入、4输出逻辑电路。

当控制信号C=0时，输出状态与输入状态相反，当C=1时输出状态与输入状态相同。

五、用数据选择器74LS151和适当的逻辑门实现函数()C
B
A
Y⊕
⊕
=
（10%）
注：Y
W=，表格中W带黑体
的均为反
表格中带黑体的均为反六、用译码器74LS138(功能表如下)和适当的逻辑门实现函数
ABC
C
AB
C
B
A
C
B
A
F+
+
⋅
+
⋅
⋅
=
七、试简单分析下面电路的工作原理（当任一输入为低电平时）。

+5V
F
A B C。

数字电路期中试卷（答案）数字电路期中试卷(答案)第 2 页共 11 页第 3 页共 11 页第 4 页共 11 页三、简答题 (每⼩题5分，共25分)1、⽤真值表证明等式：)(B A ⊕⊙A C =⊙)(C B ⊕证明：真值表如下：由上述真值表（的后两列）知：)(B A ⊕⊙A C =⊙)(C B ⊕2、⽤代数法化简函数：ADCBD D C B C B ABD D ABC L +++?+=)(解：CB AB AC B AD A C B C AD AC B C B ABD ABC D C B C B ABD ABC D C B C B ABD ABCD D ABC ADCBD D C B C B ABD D ABC L +=+=++=++=++=+++=+++++=+++?+=)()()()()(3、⽤卡诺图法化简函数：∑∑+=)96,3,21()15,1312,111075,0(),,,(，，d ，，，，m D C B A R解：画出卡诺图并化简，得第 5 页共 11 页D C B C AB B A R +++=4、分析下列功能表，说明其功能。

解：由功能表知：（1）功能表是4线-2线优先编码器的功能表；（2）此优先编码器有1个输⼊使能控制端E ，⾼电平有效；（3）有4个输⼊端，优先级别从3I 、2I 、1I 、0I 依次降低，且为⾼电平有效；（4）有1个输出指⽰端GS ，低电平有效；（5）有2个输出端1Y 、0Y ，⾼电平有效，权值分别为2、1。

（6）优先编码器的输出为：321I I Y +=，3210I I I Y +=，第 6 页共 11 页3210I I I I GS =5、根据下图所⽰4选1数据选择器实现的组合电路，写出输出F 的逻辑表达式，并化成最简“与或”表达式。

（注：图中地址码A 1为⾼位，A 0为低位）解：当0=E 时，4选1数据选择器（74X153）正常⼯作，可输出函数：301201101001D A A D A A D A A D A A Y +++=由逻辑电路图知：Y F =，C A =1，D A =0，且00=D 、B D =1、12=D ，A D =3从⽽有：DC D C B AC AD D C D C B ACD D C D C B ACD D C B D C D C L ++=++=++=?+?+?+?=）（10四、分析设计题 (1题10分，2、3题各15分，共40分)1、分析下图所⽰电路的逻辑功能。

一、判断题（）1．在数字逻辑电路中，信号只有高、低电平两种取值。

（）2．负逻辑规定：逻辑1代表低电平，逻辑0代表高电平。

（）3．在非门电路中，输入为高电平时，输出则为低电平。

（）4．与运算中，输入信号与输出信号的关系是“有1出1，全0出0”。

（）5．组合逻辑电路的特点是具有记忆能力。

（）6．逻辑变量的取值中，1比0大。

（）7．设逻辑表达式A+B=B+C，则A=C。

（）8．由3个开关并联起来控制1只电灯时，电灯的亮与不亮同3个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。

（）9．与非门的逻辑功能是“全0出1，有1出0”。

（）10．异或门是判断两个输入信号是否相同的门电路，两输入状态相异则输出为0。

（）11．二进制数化为十进制数是应用“除2取余倒记法”获得的。

二、填空题1．基本逻辑门电路有与门、、。

2．在数字电路中，正逻辑用高电平表示逻辑________________。

3．如果逻辑型变量A=1，B=1，C=1，则逻辑表达式A B+BC+A C=_________。

4．异或门的逻辑功能是_____________________，_______________________。

5．逻辑变量的取值有种，即、__________。

6．与或非门的逻辑表达式为_______________________，它所实现的逻辑功能为_________________________________。

7．组合逻辑电路的分析方法和步骤为：（1）由逻辑电路图写出________________；（2）________________；（3）列出________________；（4）最后分析电路的功能。

8．组合逻辑电路的设计方法和步骤为：（1）根据实际问题的逻辑功能，列出__________；（2）写出__________，（3）化简逻辑函数表达式；（4）根据表达式________________。

三、选择题1．逻辑函数式_______________________CBAABCF+++=的逻辑值为（）A ABCB 0C 1D ABC 2．如图1所示的电路为（）门电路。

数字电路考试试题一、选择题1. 数字电路中最基本的逻辑单元是：A. 触发器B. 计数器C. 逻辑门D. 译码器2. 二进制数1011对应的十进制数是：A. 11B. 13C. 14D. 153. 在数字电路中，以下哪种描述不属于组合逻辑的特性？A. 输出仅取决于当前输入B. 输出可以反馈到输入C. 无记忆功能D. 逻辑功能固定4. 一个4位二进制计数器的最大计数值是：A. 8B. 9C. 10D. 165. 下列哪个不是数字电路的优点？A. 高速度B. 低功耗C. 抗干扰能力强D. 灵活性高二、填空题1. 在数字电路中，逻辑“与”操作通常用符号________表示。

2. 二进制数1101转换为十六进制数是________。

3. 触发器是存储单元，它具有________的特性。

4. 在数字电路设计中，常用的状态图表示法主要包括________图和Karnaugh图。

5. 一个3线到8线译码器的输入端有________个输入引脚。

三、判断题1. 所有的数字电路都只能处理数字信号，不能处理模拟信号。

（对/错）2. 组合逻辑电路的输出状态可以由当前的输入状态唯一确定。

（对/错）3. 触发器可以用于存储信息，因此具有记忆功能。

（对/错）4. 在数字电路中，逻辑门的延迟时间不会影响电路的工作。

（对/错）5. 由于数字电路的抗干扰能力强，所以在设计时不需要考虑噪声的影响。

（对/错）四、简答题1. 请简述数字电路与模拟电路的主要区别。

2. 描述组合逻辑和时序逻辑的基本区别及各自的应用场景。

3. 解释什么是二进制数，并给出一个例子说明其在数字电路中的应用。

4. 阐述触发器在数字电路中的作用及其工作原理。

5. 描述如何使用状态图设计一个简单的数字系统。

五、综合题设计一个简单的数字时钟电路，该电路应具备以下功能：1. 能够以24小时制显示时间（小时和分钟）。

2. 具备设置闹钟的功能，用户可以设置一个特定的时间点。

3. 当到达设定的闹钟时间时，电路能够发出声音提示。

丽水学院2009~2010学年第二学期期中考试试卷科目数字电子技术使用班级计081、082(本)班级：姓名：学号：成绩：一、单项选择题（20题×1分）：1．数字信号是指（）。

A．时间上离散变化的信号；B．时间、量值上都连续变化的信号；C．量值上连续变化的信号；D．时间、量值上都离散变化的信号；2．二进制数的展开公式是（）。

A．D=∑k i 2 i B．D=∑k i 10 i C．D=∑k i8 i D．D =∑k i16 i3．关于“数字电路的优点”，下列最合适的说法是（）。

A．便于集成化；B．抗干扰能力强；C．便于存储、传输和加密；D．前3项和。

4．下列十进制代码中，错误的说法是（）。

A．十进制代码可由4位二进制码元组成；B．ASCⅡ码共有127位码；C．余3码可由BCD-8421码转换而得；D．格雷码能组成十进制码。

5．下列实验内容中，错误的说法是（）。

A．所有的数电电路，都可在仿真软件环境中建立和验证。

B．仿真软件中的示波器、信号发生器等仪器的功能，与真实的功能一致。

C．TTL集成电路的电源通常为5V；D．HC系列CMOS集成电路的电源通常为4.5V ~ 5.5V。

6．逻辑代数的基本电路定理中，下列说法错误的是（）。

A．对逻辑式Y而言，将其中的与与或互换，0与1互换；原变量与反变量互换，则得到的结果就是Y 的对偶式，这就是对偶定理。

B．用一个逻辑式代替等式中的自变量，等式仍成立；这就是代入定理。

C．摩根定理可将逻辑与的关系与逻辑或的关系进行互换；D．在反演定理中，也要遵守“先括号、然后与、最后或”的运算优先次序。

7．TTL、CMOS集成反相器门电路中，下列说法错误的是（）。

A．CMOS集成门电路输入级可等效为1个电容电路。

B．TTL集成门电路结构分为输入级、倒相级和输出级。

C．TTL集成门电路输入信号只由电压值决定。

D．2种集成电路的输出级由2个开关管组成“互补开关电路”。

8．三态输出门集成电路的特点是（）。