FPGA课程论文要求

天津工业大学毕业设计（论文)基于FPGA的LCD显示控制系统的设计姓名：马震院（系）别: 信息与通信工程学院专业：电子信息工程班级：电子061指导教师：周勇职称: 讲师2010年 6 月13 日天津工业大学毕业设计（论文）任务书院长教研室主任指导教师毕业设计（论文)开题报告表天津工业大学毕业设计（论文）进度检查记录天津工业大学本科毕业设计(论文）评阅表摘要本课题主要任务是设计基于FPGA的LCD控制器,兼顾好程序的易用性,以方便之后模块的移植和应用。

本课题的设计采用了带ST7920驱动的12864-12的液晶模块，并使用Xilinx公司的spartanII系列的XC2STQ144来作为核心的控制器。

控制器部分采用VHDL语言编写,主体程序采用了状态机作为主要控制方式。

ST7920是一种内置128x64—12汉字图形点阵地液晶显示控制模块，用于显示汉字和模型。

最后实现使用FPGA在LCD上的任意位置显示任意的16＊16像素的中文字符以及16＊8的英文字符,另外要能根据输入数据的变化同步变化LCD上显示的内容。

同时要能将储存模块中的图片数据正常地显示在LCD上。

该课题的研究将有助于采用FPGA的系列产品的开发,特别是需要用到LCD 的产品的开发。

同时可以大大缩短FPGA的开发时间.另外，由于模块的易用性，也将使得更多的采用FPGA的产品之上出现LCD，增加人机之间的交互性，为行业和我们的生活带来新的变化。

关键词：ST7920；12864—12 ;VHDL;FPGA ；LCDABSTRACTIn this project, the main object is to design a LCD controller based on FPGA，and at the same time emphasize on the convenience for the later application and migration. In this project，This topic is designed with a belt—driven 12864-12 ST7920 LCD module，and use the Xilinx’s spartanII series XC2STQ144 as the core of the controller. Controller part of the VHDL language with the main program uses a state machine as the main control method。

南京理工大学紫金学院毕业设计说明书(论文)作者: 杨望学号：080404153系：电子工程与光电技术系专业: 通信工程题目: 基于FPGA的直流电机控制设计刘曦助教指导者：(姓名) (专业技术职务)评阅者：(姓名) (专业技术职务)2012 年 5 月毕业设计说明书（论文）中文摘要毕业设计说明书（论文）外文摘要目次1 绪论 (1)1.1 课题的来源 (1)1.2 课题研究的目的及其意义 (2)1.3 课题国内外研究现状 (3)1.4 课题研究的主要内容及其安排 (3)2 直流电机的基本知识 (5)2.1 直流电机的特点 (5)直流电机的基本结构 (5)直流电机的工作原理 (7)直流电机的主要参数 (7)2.5 本章小结 (8)3 直流电机PWM调速系统方案设计 (9)3.1 直流电机PWM调速原理 (9)3.2 基于单片机的直流电机PWM调速方案 (10)3.3 基于FPGA的直流电机调速方案 (11)3.4 方案论证 (12)3.5 本章小结 (13)4 直流电机调速控制电路设计 (14)系统工作原理 (14)键盘电路设计 (15)系统时钟电路设计 (16)4.4 H型桥式驱动电路设计 (17)电源电路设计 (19)4.6 本章小结 (20)5 硬件描述语言VHDL及开发系统QuartusⅡ (21)5.1 VHDL语言介绍 (21)5.2 QuartusⅡ开发系统介绍 (24)5.3 本章小结 (24)6 FPGA内部逻辑电路组成及各个模块详解 (25)6.1 PWM脉宽调制信号产生模块 (25)6.2 控制模块 (30)6.3 FPGA内部逻辑电路仿真 (31)仿真结果分析 (33)6.5 本章小结 (34)结论 (35)致谢 (36)参考文献 (37)1 绪论以FPGA为其控制核心，对直流电机PWM调速系统方案的组成、程序设计及系统仿真分别进行了详细的叙述。

1.1 课题的来源直流电动机是一种能量转换的装置，具有良好的启动性能和宽广平滑的调速特性，在国民经济中起着重要作用，无论是在工农生产、交通运输、国防宇航、医疗卫生、商务与办公设备，还是日常生活中的家用电器，都大量的使用着各种各样的电机，如汽车、电视机、电风扇、空调等等也离不开电机。

毕业论文声明本人郑重声明：1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。

除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。

对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。

本人完全意识到本声明的法律结果由本人承担。

2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。

本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。

3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。

4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。

论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。

论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。

对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。

学位论文作者（签名）：年月关于毕业论文使用授权的声明本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。

本人完全了解大学有关保存，使用毕业论文的规定。

同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。

本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。

如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。

本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。

本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。

FPGA课程论文基于FPGA的计算器设计学院专业班级学号学生姓名指导教师2016年12月30日目录摘要 (1)1.引言 (2)1.1 课题研究的目的与意义 (2)1.2 国内外发展现状 (2)1.3课题的主要技术路线 (3)2.FPGA技术及硬件描述语言 (3)2.1 FPGA技术的发展现状及与CPLD的比较 (3)2.2 FPGA设计方法 (6)2.3 利用硬件描述语言（HDL）的硬件电路设计方法 (7)2.4 VHDL语言的特点 (8)2.5 Quartus Ⅱ概述及其设计流程 (9)3.系统总体设计 (11)3.1 计算器的计算部分 (11)3.2 计算器的存储部分 (12)3.3 计算器的显示部分 (12)3.4 计算器的输入部分 (13)4.计算器的VHDL设计 (15)4.1加法器的设计与仿真 (15)4.2减法器的设计与仿真 (17)4.3乘法器的设计与仿真 (18)4.4除法器的设计与仿真 (19)5.结论及体会 (21)参考文献 (23)摘要本文介绍了一个简单计算器的设计，该设计采用了现场可编程逻辑器件FPGA 设计，并基于硬件描述语言VHDL在Altera公司的Quartus Ⅱ软件上实现仿真。

系统由计算部分、存储部分、显示部分和输入部分四个部分组成，计算部分为加法器、减法器、乘法器和除法器，存储部分需要3个存储器来实现：内部累加器（acc）、输入寄存器（reg）以及结果暂存器（ans）。

显示部分由四个七段译码管组成，分别来显示输入数字，输入部分采用外接键盘，由0—9十个数字按键，加减乘除四个运算符按键，一个等号按键和一个清零按键组成的。

通过外部的按键可以完成四位数之内的‘加’、‘减’、‘乘’、‘除’四种功能运算，其结构简单，易于实现。

关键词: FPGA VHDL 计算器1.引言1.1 课题研究的目的与意义在人类学会交易的时候，计算也随之产生，而算盘作为计算最实用的工具存在了几千年。

xxxx学院毕业设计论文题目：基于单片机和FPGA的位同步信号提取专业班级：电子信息工程学生姓名：学号：完成日期：指导教师：评阅教师：2006 年6月湖南工程学院应用技术学院毕业设计(论文)诚信承诺书本人慎重承诺和声明：所撰写的《基于单片机和FPGA的位同步信号提取》是在指导老师的指导下自主完成，文中所有引文或引用数据、图表均已注解说明来源，本人愿意为由此引起的后果承担责任。

设计(论文)的研究成果归属学校所有。

学生(签名)年月日湖南工程学院应用技术学院毕业设计（论文）任务书设计（论文）题目：基于单片机和FPGA的位同步信号提取姓名专业电子信息工程班级 0281 学号 16指导老师刘正青职称实验师教研室主任刘望军一、基本任务及要求：本课题是设计一具有通用性的输入信号的位同步提取系统，系统可以实现10HZ~1MHZ的信号同步。

使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成位同步信号提取，通过理论和实验研究，完成硬件电路和软件设计并试制样机，要求完成：1、单片机实时控制FPGA，完成实时频率跟踪测量和自动锁相；2、在FPGA 内部，设计完成以下部分：A、全数字锁相环DPLL，主要包含：数控振荡器、鉴相器、可控模分频器B、LED动态扫描电路、FPGA和单片机的数字接口，以完成两者之间的数字传递3、设计辅助电路：键盘、LED；二、进度安排及完成时间：（1）第二周至第四周：查阅资料、撰写文献综述和开题报告；（2）第五周至第六周：毕业实习；（3）第六周至第七周：项目设计的总体框架：各个模块以及各个模块之间的关系确定，各个模块的方案选择与各个模块的所用主要器件的确定；（4）第八周至第十三周：各个模块的主要器件熟悉及相关知识的熟悉；各个模块的具体任务实现：硬件电路、软件编程；（5）第十四周至第十五周：系统的总体仿真与调试（6）第十六周至第十七周：撰写设计说明书；（7）第十八周：毕业设计答辩；目录摘要........................................................................................................ 错误！未定义书签。

（ 2011 届）论文题目FPGA IP核设计与应用学生姓名学号专业电子信息科学班级指导教师职称信息科学与工程学院教务科制文献综述基本要求一、文献综述一、前言随着超大规模集成电路技术的不断发展，集成电路的集成度越来越高,，片上系统(SoC) 的规模越来越大, 因此片上系统的设计变得越来越复杂.。

由于采用IP 核复用技术可以简化多功能芯片的设计, 开发IP 核成为当前片上系统的重要设计手段。

文中重点描述了IP 核的设计技术, 并以8051核和UART核为例说明IP 软核的设计方法。

最后通过8051核和UART核的应用实现对串口LCD的控制。

二、主题1.FPGA发展趋势FPGA( Field Programmable GateArray)即现场可编程门阵列,通过软件编程对目标器件的结构和工作方式进行重构,能随时对设计进行调整。

具有集成度高、结构灵活、开发周期短、快速可靠性高等特点。

先进的ASIC生产工艺已经被用于FPGA的生产，越来越丰富的处理器内核被嵌入到高端的FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。

随着半导体制造工艺的不同提高，FPGA的集成度将不断提高，制造成本将不断降低，其作为替代ASIC来实现电子系统的前景将日趋光明。

时至今日，FPGA市场的主要业者仅剩数家，包括Altera、Xilinx、Actel、Atmel、Lattice、QuickLogic 等。

但FPGA领域依然有新兴业者出现，例如Achronix Semiconductor、MathStar等。

且除了单纯数字逻辑性质的可程序逻辑装置外，混讯、模拟性质的可程序逻辑装置也展露头角，例如Cypress Semiconductor的PSoC(Programmable System-on-Chip)即具有可组态性的混讯电路，或如Actel公司也提出可程序化的混讯芯片：Fusion，或者也有业者提出所谓的现场可程序化模拟数组(Field Programmable Analog Array；FPAA)等，相信这些都能为可程序化芯片带来更多的发展动能。

SOC设计原理结课论文基于FPGA的图像处理开发板设计姓名：XX班级：XX学号：XX论文要求：结课论文1、题目自拟。

2、内容要求：FPGA方面，SOC方面，SOPC方面，硬件语言HDL（Verilog或者VHDL），处理器软核（NiosII或Microblaze）方面；论文以应用类为主。

3、要按照通用格式来写，摘要、关键词、正文、参考文献一定要有。

4、字数不少于3000字（至少3页，行距1.5）。

基于FPGA的SoC原型验证的设计与实现摘要随着SoC设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。

为了缩短验证时间，在传统的仿真验证的基础上涌现了许多新的验证手段，如SDV(Software Driven verification)、BFM(Bus Function Model)等，以及基于FPGA的原型验证技术。

因FPGA工艺及技术的发展，其速度、容量和密度都大大增加，功耗和成本在不断的降低，使得基于FPGA的原型验证得到广泛的应用。

基于FPGA的原型验证可以比软件仿真速度高出4～6个数量级，而且还可以提高流片成功率，并为软件开发提供了硬件平台，加速了软件的开发速度。

关键字：时序分析原型验证布局布线存储单元本文主要论述了FPGA基原型验证的实现方法，并且针对ARM1136为内核的SoC，如何快速而有效地搭建一个原型验证平台做了详细的论述，最后还以UART为例来说明一种简单、可重用性好、灵活性强的测试程序架构。

1 基于ARM1136的SoC设计本文验证的SoC芯片是定位于手持视频播放设备、卫星导航产品的高性能应用处理器，采用了ARM1136作为内核，ARM11在提供超高性能的同时，还能保证功耗、面积的有效性。

同时在这个架构中还采用了ARM公司的AMBA(Advanced Microcontroller Bus Architecture)总线，它是一组针对基于ARM核的片上系统之间通信而设计的标准协议。

摘要FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC 设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，一个出厂后的成品FPGA的逻辑块的连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

本文设计的实验板目的就是验证所设计的电路的逻辑功能。

实验板以EP1C6Q240C8为主，配以存储器、数据配置、复位、实时时钟、I/O口分配、扩展接口、独立按键及LED、液晶显示、数码管显示、蜂鸣器和电源等功能电路。

而其中的独立按键及LED、液晶显示、数码管显示、蜂鸣器就是验证时的直接展现。

关键字：FPGA,硬件原理图，测验ABSTRACTFPGA（Field－Programmable Gate Array），It is based on the further development of the product of PAL、GAL、CPLD etc.. It is in the field of application-specific integrated circuit （ASIC）for a half customize the circuit, it solves the shortage, and custom circuit overcomes original programmable gate device limited number of faults. Now completed the above circuit design by the Hardware description language, can pass by the simple integrated and layout, rapid replication to test on FPGA, it is the mainstream of modern IC design verification. These can edit component can be used to achieve some basic logic gate(such as AND、OR、XOR、NOT ) or, more complex combination of some functions such as decoder or mathematical equations. In most of the FPGA, these can edit component also includes memory devices such as flip-flop or other more complete memory block. According to the system designer, through the FPGA links can edit the internal logic pieces together. One of the products of the factory, logical block of FPGA can be changed according to the designer, so the FPGA can complete the required logic functions.The purpose of this experimental plate is to verify that the logic function of circuit. The primary device is EP1C6Q240C8 on this experimental plate, use with the circuit of memory, Data configuration, reset, real-time clock, I/O port, expand interface, independent buttons and LED, LCD display, digital display, buzzers and power etc.. And that the independent buttons and LED, LCD display, digital display show directly of the checkoutKey Words: FPGA, Hardware diagram, quiz目录第1章绪论 (1)设计背景 (1)设计目的和意义 (2)论文的结构安排 (2)第2章 FPGA开发板原理图分析 (3)FPGA电路 (4)存储电路 (6)Flash存储器 (6)SRSM存储器 (7)SDRAM存储器 (8)配置电路 (9)复位电路 (11)时钟电路 (12)FPGA I/O口分配电路 (13)扩展接口电路 (13)外扩I/O口PACK2 (18)外设PACK接口电路 (18)FPGA扩展接口电路 (19)验证功能电路 (17)按键及LED电路 (17)蜂鸣器电路 (18)七段数码管显示电路 (18)液晶显示电路 (19)实时时钟电路 (19)电源电路 (24)系统电源电路 (24)FPGA电源电路 (25)第3章实验板的测验 (28)读取按键信号 (28)第4章结论 (27)参考文献 (28)致谢 (29)第1章绪论设计背景半导体技术一直遵循著名的摩尔定律持续地发展，回顾半导体的发展历史，当一种技术具有可编程特性时，它就会处于支配的地位。

硬盘编译码的FPGA实现中文摘要在硬盘的数据传输和存取过程中，信道调制编码是一个不可缺少且关系到存储系统性能的环节，它解决的问题主要是使输入的序列得以在介质中存储，并使从介质中读取得信号还原为原本的信息。

在使用峰值检测技术的磁盘驱动中的一种标准编码是码率为1/2的(d,k)=(2,7)码，也称Franaszek码。

本文阐述了硬盘编译码的FPGA实现的设计，在简要介绍了FPGA技术背景、VHDL语言和MAX+plusII开发平台的基础上，阐述了硬盘编译码的FPGA实现的各模块的设计，并设计了硬盘编译码的FPGA实现的整体架构。

Franaszek编码码元长度可变是本设计的一大难点，Franaszek编码是一种同步变长编码，其码率不变但码元长度可变，是一种特殊的变长编码。

本设计采用状态机解决了变长编码码元识别的问题，状态机思想的优越性在本设计中得到了很好的体现，在较低的时钟频率下很好地解决的变长编码码元识别的问题。

让编码序列连续输出时本设计的另一个难点，由于在编码器中最高时钟频率仅能与输出序列的时钟同步，要在同一个时钟沿解决存入与输出的问题，文中设计了一个缓存控制器用于控制输出的连续性，使输出序列保持连续。

采用了VHDL硬件描述语言对各基本模块进行了设计实现，并给出各模块和整个系统的仿真结果。

本课题的硬盘编译码器实现，为实用游程长度受限码编译码在的FPGA上的实现做了探索性尝试，为其他信道调制编译码的IP核设计和FPGA实现有一定的借鉴意义。

关键词：游程长度受限码,FPGA,VHDL,MAX+plusIIFPGA implementation of hard disk encoding and decodingAbstractDuring the process of data transmission in the hard disk, channel modulation coding is a necessary and also related to the performance of the storage system. It solve the problem which the inputted sequence can be recorded at read from the storage media. One of the coding mode is used in the disk drive which adopt the peak detection technology as a standard code, its code rate is 1/2 and (d, k) = (2, 7), so-called Franaszek code. This paper introduced the design of the FPGA implementation of hard disk encoding and decoding, on the basis of briefly introducing the technical background of FPGA \ VHDL and MAX+plusII development software. All the major modules of the encoder and decoder was been expounded and design the overall structure of them. The most difficult problem is the length of code elements of Franaszek code is variable, Franaszek is a kind of synchronous variable length code whose code rate is invariable and the length of code element is variable, so it is a special kind of variable length code. This design uses state machine, solve the problem recognition of code elements of the variable length code, the advantage of state machine principle was been well shown, to solve the problem of the recognition of code elements in a very low clock frequency. To let the output sequence continuous is another difficulty in this thesis, because the highest clock frequency only can be synchronous with the clock of output sequence of encoder, so it must finish the operation of storage and output in the same clock edge, this thesis design a buffer controller to ensure the continuity of output, maintain the continuous output sequence. Using VHDL designed and implemented hard disk encoder and decoder of basic mode and gives the simulation result of main modules of the encoder and decoder. The design and implementation of hard disk encoder and decoder provided an exploring attempt on the hardware implementation of practical RLL encoder and decoder and a reference on other channel modulation encoder and decoder system IP core and their FPGA implementation.Keywords: run-length-limited, FPGA, VHDL, MAX+plusII目录第一章：绪论 11.1 课题概述 1器件的应用状况与发展趋势 1第二章：FPGA介绍 3的结构 3的优点 5的性能 7的FLEX10K系列FPGA 8第三章：VHDL介绍 103.1 硬件描述语言概述 10的特点 11的功能与应用 12的语法 12第四章：MAX+plusII软件介绍 144.1 MAX+plusII概述 144.2 MAX+plusII的界面 154.3MAX+plusII的设计流程 16第五章：基于FPGA的硬盘编译码器的设计 21系统的总体设计 21状态机的设计 24缓存控制器的设计 28结论 37谢辞 38参考文献 39第一章：绪论1.1 课题概述随着微电子技术与自动控制技术的发展，越来越多的FPGA器件正广泛应用于各种数字信号处理过程。