下载文档原格式
实验名称：基于FPGA的具有闹钟和校时功能的数字钟设计一、设计内容和要求实验要求使用 VHDL进行多功能时钟的设计具体要求如下：1.能将基本的小时、分钟、及秒钟显示在数码管上。
2．能利用拨码开关进行时间的校正。
3.具有整点报时和闹钟的功能。
二、 FPGA简介以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。
FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。
FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
FPGA基本特点采用FPGA设计ASIC电路(专用集成电路），用户不需要投片生产，就能得到合用的芯片。
基于VHDL语言的数字时钟设计李晓敏;田熙燕【摘要】This article introduces the characteristics of the VHDL language,and shows the advanced EDA technology. In this paper,the top-down hierarchical design method to design a digital clock system is adopted,and the system is compiled and simulated under Quartus II .It shows that the system has the feature as a digital clock.It confirms that this design method is practical and feasible, and it also shows the new trendsof "hardware design to software design".%介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，体现出了“硬件设计软件化”的新趋势。
【期刊名称】《电子设计工程》【年(卷),期】2011(019)013【总页数】4页(P30-32,35)【关键词】EDA技术；数字时钟；VHDL；设计【作者】李晓敏;田熙燕【作者单位】河南科技学院机电学院，河南新乡453003;河南科技学院机电学院，河南新乡453003【正文语种】中文【中图分类】TN702硬件描述语言VHDL是EDA技术的重要组成部分，也是电子设计主流硬件的描述语言之一，它具有很强的电路描述能力和建模能力，极好地反映了EDA设计的“自顶向下”的原则。
基于VHDL数字电子钟的设计与实现摘要：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。
关键词：电子钟；门电路及单次按键；琴键开关目录第一章引言----------------------------------------------------------------11.1 课题的背景、目的------------------------------------------11.2 课程设计的内容------------------------------------------1 第二章EDA与VHDL简介--------------------------------------------------22.1 EDA的介绍---------------------------------------------22.2 VHDL的介绍--------------------------------------------32.2.1 VHDL的用途与优点-----------------------------------------------------------------32.2.2 VHDL的主要特点----------------------------------------------------------------------2.2.3 用VHDL语言开发的流程------------------------------------------------------------ 第三章数字电子钟的设计方案------------------------------------------63.1秒脉冲发生器--------------------------------------------73.2可调时钟模块--------------------------------------------83.3校正电路------------------------------------------------83.4闹铃功能------------------------------------------------103.5日历系统------------------------------------------------11 第四章结束语---------------------------------------------------------------134.1致谢----------------------------------------------------144.2参考文献------------------------------------------------151引言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。
基于VHDL语言的数字钟设计摘要：我们现在是在第二十一世纪，是电子信息时代，EDA技术推广。
尤其在电子信息，各行业的通信方面，自动控制方面，在计算机等方面的重要性越来越起到举足轻重的地位。
作为一个学习电子科学与技术专业的学生，我们必须不断的了解更多的关于硬件描述语言等产品的信息，这就要求我们对VHDL语言有个全面的认识。
本设计采用VHDL语言，在QuartusII为操作平台，该软件可以调试，也可以实现软件的模拟仿真，初步实现了设计目标。
这个程序使用的语言为VHDL，这是一种硬件描述语言。
对QUARTUSII有更深的了解，对今后工作、学习等都会有所帮助]1[。
与传统的硬件设计方法相比，传统的硬件设计所实用的芯片比较多，有太多的电路图要连接，所以连线较多，会很麻烦，并且在设计的过程中出现错误后也很难检查出来。
使用汇编语言来实现对数字钟的控制相对来说比较容易，并且连线也很简单，出错后易于校验。
使用VHDL语言设计仿真技术，可以在计算机上实现，所以它可以大大缩短系统开发的时间。
可以来尝试使用VHDL作为进行数字钟的设计。
设计一个数字时钟，能够以24小时循环显示小时、分钟，秒计数；具有时间清零，时、分设置功能；也具有整点报时的功能。
要求我的论文分为秒模块，分模块，以及与时模块，并且也有显示扫描模块，还有整点报时模块，译码器等。
在Quartus上可以进行编译仿真波形。
如果接到EDA平台上也可以进行仿真]2[。
通过本次的论文设计，不仅巩固了我所学到的专业知识，而且对数字系统的理解也随之加深，从刚开始接触到论文的时候慢慢的学习才渐渐的了解VHDL语言，更加深了对以前EDA的掌握，现在也对QUARTUSII软件也能够完成许多的操作。
并且能完成仿真。
关键词：ＥＤＡ技术; QUARTUSII; ＶＨＤＬ语言; 数字时钟The design of digital clock based on VHDL languageAbstract：Now we are in the 21st century,which is not only the high-tech era, but also the era of electronic information.EDA technology continues to in-depth and extension.Especially in electronic information, ,automatic control, Playing a pivotal position,which is more and more importance.As a study of electronic science and technology major students, we must constantly learn more information about the hardware description language, and other products, This requests us to have a comprehensive understanding of the language of VHDL]3[.This project design using VHDL language, as for the HDL( hardware description language), QUARTUSII as program operation platform, the development of program debugging and running, through waveform simulation, Design goal was preliminarily realized.The use of the program for the VHDL language, which is a kind of HDL(hardware description language),Let us had a deeper step in the comprehensive application of QUARTUSII use, my future study and work to bring a lot of guidance from this paper design. Compared with the traditional design method of hardware, the traditional hardware design practical chip is more, there are too many circuit diagram to connect, so the attachment is more, it will be very troublesome, and after an error in the process of design is to check ing assembly language to achieve control of the digital clock is relatively easy, and the attachment is simple, which easy to check.It can use VHDL language design simulation technology, which can be implemented on the computer, so it can greatly shorten the time of the system development.It also can try to use VHDL as for the design of digital clock.It design a digital clock, with 24 hours display hours, minutes, seconds count;With time, hours, minutes setting function;It also has the function of the hour.For my thesis is divided into second module, module, and module, and that also have show scanning module, and hour module, decoder, etc.It depend on Quartus compile the simulation waveform.If received the EDA platform can also be simulated.Deepen understanding of the digital system, from the beginning when in contact with the paper slowly learning to gradually understand the VHDL language, punctuate the grasp of the EDA before, now also the software QUARTUSII is also able to complete the operation of many.And can complete the simulation.Keywords: EDA technology; QUARTUSII; VHDL language; Digital clock安徽三联学院毕业论文目录第一章引言 (1)1.1 设计背景 (1)1.2 设计目的 (1)1.3 设计的内容 (2)第二章主要方案介绍 (4)2.1 方案一 (4)2.2 方案二 (4)第三章系统硬件描述语言............................ 错误！未定义书签。
基于 VHDL 数字电子钟的设计与实现学生:范新钧 080307039指导老师:唐飞VHDL 与单片机的关系摘要:本课程设计完成了数字电子钟的设计,数字电子钟是一种用数字显示秒、分、时的计时装置, 由于数字集成电路技术的发展和采用了先进的石英技术, 它使数字钟具有走时准确、性能稳定、携带方便等优点。
数字钟已成为人们日常生活中必不可少的必需品, 广泛用于个人家庭以及办公室等公共场所, 给人们的生活带来极大的方便。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际,来培养我们的综合分析和设计电路的能力。
关键词:电子钟;门电路及单次按键;琴键开关一 . 引言20纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高, 同时也使现代电子产品性能进一步提高, 产品更新换代的节奏也越来越快。
时间对人们来说总是那么宝贵,工作的忙碌性和繁杂性容易使人忘记当前的时间。
忘记了要做的事情, 当事情不是很重要的时候, 这种遗忘无伤大雅。
但是, 一旦重要事情, 一时的耽误可能酿成大祸。
所以, 要制作一个定时系统。
随时提醒这些容易忘记时间的人。
钟表的数字化给人们生产生活带来了极大的方便, 而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。
因此,研究数字钟及扩大其应用,有着非常现实的意义。
通过数字电子钟的设计,巩固计算机组成原理课程, 理论联系实际,提高分析、解决计算机技术的实际问题的独立工作能力;掌握用 VHDL 语言编制简单的小型模块,学会数字钟的设计方法 , 熟悉集成电路的使用方法 , 初步掌握电子钟的设计方法并实现时间的显示和校对,以及报时的功能,并能对数字电子钟进行扩展。
现代经济信息434基于ＶＨＤＬ语言的数字时钟设计刘颖杰 李 波 吕紫薇 河北农业大学机电工程学院摘要：利用VHDL 硬件语言，在QUARTUSII 的开发环境中设计数字时钟，采用自上而下的实现方法，实现了时(24)、分(60)、秒(60)的计时，秒计时的频率为1Hz，数码管用动态扫描实时显示计数的时、分、秒，校时时，对秒位进行清零，对分和时位以4Hz 的频率递增计数，并且能够在59分钟的第51、53、57秒发出频率为512Hz 的低音，在59分钟的第59秒发出1024Hz 的高音。
关键词：VHDL 语言；数字时钟设计；QUARTUSII中图分类号：TN095 文献识别码：A 文章编号：1001-828X(2018)018-0434-01引言本篇数字钟设计基于单片机，利用的是EDA 技术，EDA 技术的关键之一在于EDA 工具，它是指以计算机为工作平台，融合了应用电子技术、智能化技术、计算机技术最新成果而研制成的电子设计通用工具软件，本文就是介绍一种EDA 工具，VHDL 软件设计数字电子钟。
VHDL 硬件描述语言是EDA 技术的重要组成部分，可用于数字电路与系统的描述、模拟和自动设计，很好的反映了EDA 自上而下的设计原则，本文使用的是EPM240T100C5芯片用来实现数字钟的设计，由于VHDL 语言与具体的电路无关，并且通过QUARTUSII 的开发环境，对各个部分进行模块化，大大的降低了设计的时间，提高设计的效率。
一、功能介绍第一，具有时、分、秒计数显示的功能，并以24小时循环计时。
第二，走时误差小于等于每天10秒。
第三，具有调节分钟、小时、秒以及清零的功能。
第四，具有定时闹钟，可实现整点报时，并用扬声器发出报时的声音，如发出滴答的声音。
在此，利用EDA 软件进行编译及仿真，设计输入采用的时VDHL 硬件描述语言输入法。
并下载到EDA 实验开发系统，然后连接外围电路，从而完成实际测试。
二、系统设计系统整体设计。
课程设计报告设计题目：基于VHDL语言的简易数字钟设计摘要随着电子设计自动化技术（EDA）的进步，数字电路在实际生活当中已经占据了重要的位置。
在EDA技术中，最为瞩目的是以现代电子技术为特征的逻辑设计仿真测试技术。
该技术的出现，使电子系统设计发生了质的变化。
设计速度快、体积小、重量轻、功耗小的集成电路已成为趋势。
用VHDL 语言开发的数字电路，大大简化了对工控电路的设计并且减低了成本。
本文介绍了利用VHDL硬件描述语言设计一款多功能数字钟的方法。
可以实现显示、预置时分秒，年月日(可以准确显示每月天数，包括对闰年的计算）；秒表；整点报时的功能。
利用6个7段数码管显示时分秒或年月日。
在Quartus II 开发环境下编译仿真了设计的程序。
仿真结果表明，该设计方法切实可行，具有一定的借鉴性。
关键词：EDA，VHDL，数字钟，Quartus II目录摘要I一、课程设计目的 1二、课程设计内容及要求 12.1 设计内容12.2设计要求 12.3发挥部分1三、VHDL程序设计 13.1整体介绍 13.2时钟模块 23.3日期模块23.4整点报时模块33.5秒表模块4四、仿真与分析 5五、器件编程下载及设计结果 5六、课程设计总结 5七、参考文献 6八、附录7一、课程设计目的掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法二、课程设计内容及要求2.1设计内容用VHDL语言实现数字钟的设计，要求设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。
2.2设计要求用6个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，第2个脉冲到来时可预置年份，第3个脉冲到来时可预置月份，依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒，第 8个脉冲到来后预置结束，正常工作，显示的是时分秒。
Up为高电平时，upclk有脉冲到达时，预置位加1.否则减1.2.3发挥部分本设计除满足基本要求外，还实现了秒表及整点报时的功能。
1.引言在传统的硬件电路设计中,主要的设计文件是电路原理图,而采用硬件描述语言(HDL)设计系统硬件电路时主要使用HDL编写源程序。
所谓硬件描述语言,就是该语言可以描述硬件电路的功能、信号连接关系及定时关系。
许多公司开发了自己专有的HDL,但一直没有一种标准的HDL,直到1987年底,IE EE确认美国国防部开发的VHDL 为标准的硬件描述语言(IEEE-1076)。
此后,各EDA公司研制的硬件电路设计工具逐渐向VHDL靠拢,VHDL在电子设计领域得到广泛的接受,1993年,IEEE对VHDL进行了修订,公布了新版本的VHDL(即IEEE-1076-1993)。
现在,VHDL和Verilo g作为IEEE的工业标准硬件描述语言,在电子工程领域,设计人员都极其重视对其的学习研究, VHDL成为事实上的通用硬件描述语言。
2.VHDL的优点及设计流程VHDL支持硬件的设计、验证、综合和测试,以及硬件设计数据的交换、维护、修改和硬件的实现,具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点。
VHDL程序结构特点是将一个电路模块或一个系统分成端口和内部功能算法实现两部分。
对于一个电路模块或者数字系统而言,定义了外部端口后,一旦内部功能算法完成后,其他系统可以直接依据外部端口调用该电路模块或数字系统,而不必知道其内部结构和算法。
VHDL的特点使得电子系统新的设计方法一一“自顶向下”设计方法更加容易实现。
可以先对整个系统进行方案设计,按功能划分成若干单元模块,然后对每个单元模块进一步细分编程,直到简单实现的单元电路。
本设计在MAX+plusII环境中进行,M AX+plusII是美国ALT ERA 公司提供的FPGA/CPL D开发集成环境。
M AX+plusII界面友好,使用便捷被誉为业界最容易的EDA软件。
下面详细论述使用M AX+plusII设计简易电子表的全过程。
3.VHDL设计举例:简易电子表3.1设计思想简易电子表是由各种功能管脚和计数器模块共同构成的,而其中的计数器模块是由两个60进制计数器和一个24进制计数器三个子模块组成的。
目录一、EDA技术概述 (2)二、Altera Max+plus II 简介 (5)三、设计任务及要求 (6)3.1设计任务 (6)3.2设计要求 (6)四、系统电路设计 (6)4.1 VHDL语言开发的流程 (6)4.2 系统框架图 (7)4.3电路设计思路与实现 (8)五、电路功能调试及测试 (8)5.1测试内容及步骤 (8)5.2 模块说明 (8)5.3 数字钟各模块连接示意图 (9)5.4功能测试 (9)5.5 小结 (9)六、小结 (9)实物图 (17)参考文献 (18)一、EDA技术概述EDA是电子设计自动化Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造CAM）、计算机辅助测试CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA技术就是以计算机为工具，设计者在EDA 软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA 技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计CAD、计算机辅助工程设计CAE 和电子设计自动化EDA 三个发展过程。
EDA 软件工具种类繁多，如：Smartork 、Orcad 、Tango 、Protel 、Workbench(multsim)、Pspice 及各大可编程器件厂商提供的专用开发软件，如：Altera 公司提供的maxpluss2 、Lattice 公司提供的ispDesignExpert/PAC-Designer、Xilinx 公司提供的Foudation Series/webpack 等。
随着电子设计自动化（EDA）技术的不断发展，其含义也不断发生变化，早期的电子设计自动化多指类似Protel 电路版图的设计自动化概念，这种概念仅限于电路元器件与元器件之间即芯片外设计自动化，随着微电子技术的不断发展，当今的EDA 技术更多的是指可编程逻辑器件的设计技术，即芯片内的电路设计自动化。
西安欧亚学院本科毕业论文（设计）题目：基于VHDL的多功能数字钟设计学生姓名：指导教师：所在分院：专业：班级：二O 年月基于VHDL的多功能数字钟设计摘要：本设计为一个多功能的数字钟，具有时、分、秒计数显示功能、校时功能、定时闹钟功能以及校园打铃功能。
此数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置，它的计时周期为24小时，显示满刻度为23时59分59秒；校时功能可以根据需要自行设置时间；本课题还应定时闹铃功能，可以在任意时间响闹铃；此外，本课题具有校园打铃功能，即在每天固定时间（春季和夏季作息时间不同）响铃20s。
本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在Quartus II 9.0工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
硬件系统主芯片采用EP1C6TC144，整个软件方案由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。
经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。
本系统用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器，然后经过分频得到需要的秒计时信号。
根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个60进制（秒、分）、一个24进制（时）的计数器，构成秒、分、时的计数，实现计时的功能。
显示器件选用LED七段数码管，在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。
关键词：数字钟；硬件描述语言；VHDL；FPGA；键盘接口Multi-Functional Digital Clock Basedon VHDLAbstract: The propose of this thesis is to design a multi-functional digitalclock with the hour, minute and second display function, time adjusting function, the alarm function and the campus ring function. This digital clock can display hour, minute and second, which has an timing period of 24 hours, and the maximum time is 23:59:59. With time adjusting function, one can set arbitrary time manually. This clock should also have alarm function that can ring at desired time. Besides, this design can be used as a campus ring system, i.e. ring at pre-setted time, which is different at spring and autumn.This design is based on EDA technique, and use VHDL as the programing language. In Quartus II 9.0, we use the Down design method, and constitute a digital clock with several basic blocks. The main hardware IC is EP1C6TC144, and the software scheme contains blocks such as clock block, control block, timing block, LED decoding block, display block and ring block. After compile and simulation, we download the software to FPGA chip. This system need oscillator to generate standard time, then get second signal after frequency division. In corroding to the rule that there are 60 seconds in a minute, 60 minutes in a hour, and 24 hours in a day, we need two 60 counter and one 24 counter to implement the clock function. We choose LED as the display component, which can display clear and ocular digital symbol under the control of LED decoding circuit.Keywords: digital clock; hardware description language; VHDL; FPGA; keyboard interface目录1 绪论 (1)1.1 选题背景 (2)1.1.1 课题相关技术的发展 (2)1.1.2 课题研究的必要性 (3)1.1设计功能要求 (4)1.2 课题研究的内容 (4)2 FPGA开发流程简介 (5)2.1 FPGA概述 (5)2.2 FPGA基本结构 (5)2.3 FPGA系统设计流程 (8)2.4 FPGA开发编程原理 (10)3 数字钟总体设计方案 (11)3.1 系统方案的选择 (11)3.2 数字钟的构成 (14)3.2 数字钟的工作原理 (16)4 单元电路设计 (17)4.1 分频模块电路设计与实现 (17)4.2 校时控制模块电路设计与实现 (19)4.2.1 键盘接口电路原理 (19)4.2.2 键盘接口的VHDL描述 (20)4.3 计数模块设计与实现 (25)4.3.1 秒和分计数模块 (25)4.3.2 时计数模块 (27)4.3.3 时钟校时模块 (29)4.3.3 带校时功能的整体时钟模块 (30)4.4 定时闹铃模块 (32)4.4.1 闹铃控制模块 (32)4.4.2 闹铃比较模块 (34)4.5 校园打铃闹铃模块 (35)4.5.1 校园打铃模块 (35)4.5.2 打铃时间调整模块 (38)4.6 显示电路设计与实现 (39)5 结论与研究展望 (46)5.1 结论 (46)5.2 研究展望 (48)致谢 (49)参考文献 (50)1 绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。
摘要随着基于CPLD的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。
作为一个学电子信息专业的学生，我们必须不断地了解更多的新产品信息，这就更加要求我们对EDA 有个全面的认识。
本程序设计的是基于VHDL的数字时钟。
采用EDA作为开发工具，VHDL语言为硬件描述语言，QUARTUS II作为程序运行平台，所开发的程序通过调试运行、波形仿真验证，初步实现了设计目标。
本程序使用的硬件描述语言VHDL，可以大大降低了硬件数字系统设计的入门级别，让人感觉就是C语言的亲近。
ABSTRACTWith the EDA-based CPLD development and application of technology to expand the field of depth, EDA technology in electronic information, communications, automatic control with the importance of computer and other fields have become increasingly prominent.. As a professional electronics and information science students, we must continue to learn more about the new product information, which requires us to more EDA has a comprehensive understanding of。
The program design is a simple flower design。
The use of EDA as a development tool, VHDL language for hardware description language, MAX + PLUS II program runs as a platform for the development of procedures by running through the debugging, waveform simulation, the initial realization of the design goals。
This procedure used in hardware description language VHDL, the hardware can significantly reduce the number of entry-level system design, give people the impression that a close relative of C language.目录第一章概论 (5)1.1课程背景：.....................................错误！未定义书签。
1.2课程目标.......................................错误！未定义书签。
第二章电子钟的设计要求和工作原理 (7)2.1设计要求.......................................错误！未定义书签。
2.2 系统设计方案概述及工作原理.....................错误！未定义书签。
2.3 数字电子钟设计源程序...........................错误！未定义书签。
第三章开发工具简介.. (5)3. 1EDA技术 (5)3. 2硬件描述语言—VHDL (6)3. 3 VHDL的设计流程 (7)第四章时钟设计模块.................................错误！未定义书签。
4.1时钟分频模块...................................错误！未定义书签。
4.2 计时模块......................................错误！未定义书签。
4.3显示模块.......................................错误！未定义书签。
4.3.1 计时位选择电路...............................错误！未定义书签。
4.3.2 七段显示译码电路.............................错误！未定义书签。
第五章波形仿真....................................错误！未定义书签。
第六章本次课程设计的心得体会.. (18)致谢...............................................错误！未定义书签。
参考文献...........................................错误！未定义书签。
引言数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.第一章概论1 .1课程背景FPGA系统设计初级班培训课程主要帮助学员尽快掌握CPLD/FPGA 的开发流程和设计方法，以工程实践为例，循序渐进的学习FPGA的集成开发环境，开发流程以及硬件电路设计等知识。
每次课程都配有相关实战训练，每个实战训练题目都可以在红色飓风II代的FPGA硬件平台上进行下载验证。
通过实战，学员可以更好的理解消化课堂知识，工程实践水平会得到迅速提高。
1.2 课程目标迅速掌握和使用CPLD/FPGA数字系统开发工具、开发流程，能够独立进行初步的FPGA系统设计。
经过培训，学员可以掌握HDL语言的初步开发能力，并且解决FPGA产品开发过程中的常见问题，掌握基于FPGA的嵌入式系统（NIOSII）的设计和调试方法。
第2章开发工具简介3. 1EDA技术EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。
综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。
综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
也就是说，综合器是软件描述与硬件实现的一座桥梁。
综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD 相映射的网表文件。
适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。
适配所选定的目标器件（FPGA/CPLD芯片）必须属于在综合器中已指定的目标器件系列。
硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。
HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。
设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。
目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。
3. 2硬件描述语言—VHDLVHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。
1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。
自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。
此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。
1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE 标准的1076-1993版本，（简称93版）。
现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。
有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。
VHDL主要用于描述数字系统的结构，行为，功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
应用VHDL进行工程设计的优点是多方面的。
(1) 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。
强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。
(2) VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。
(3) VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。
