当前位置：文档之家 › 第2章 微处理器及其体系结构-3

第2章 微处理器及其体系结构-3

  • 格式：pdf
  • 大小：104.92 KB
  • 文档页数：2

下载文档原格式

  / 2

合集下载

第2章 ARM体系结构

第2章 ARM体系结构

• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt

84第二章 微处理器与系统结构PPT课件

84第二章 微处理器与系统结构PPT课件

物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000H～FFFFFH , 是由CPU访问存储器时由地址总线发出的地址。
存储器管理：将程序中逻辑地址转移为物理地址的机构。
第12页
2020/10/30
补充：
微机原理与接口技术
物理地址的形成
15
0 210
段基址
0000
15
0
偏移地址
基址加法器
第9页
2020/10/30
补充：
20位物理地址形成
微机原理与接口技术
物理地址： 在1M字节存储器里，每个存储单元都有一个唯一的20位地 址作为该存储单元的物理地址。
CPU访问存储器时，必须先确定所要访问的存储单元的物 理地址才能取出（或存入）该单元中的内容。
20位物理地址形成：由16位段地址和16位偏移地址组成。
15
+
0
16位段地址
0000
15
0
16位偏移地址
19
0
20位物理地址
第11页
2020/10/30
补充：
逻辑地址与物理地址
微机原理与接口技术
逻辑地址与物理地址概念
逻辑地址与物理地址概念如下页图所示。
逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数，
在程序设计时使用。
19
0
物理地址
逻辑地址与物理地址
段基址
2000H
20000H
逻
辑
段内偏移地址
......
地
5F62H
址
25F60H
25F61H
25F62H
25F63H

第2章 微处理器及其体系结构PPT课件

第2章 微处理器及其体系结构PPT课件
说明：对8086/8088来说，EU完全一样
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
17
执行部件(Execution Unit—EU)
EU主要完成两种类型的操作： ①算术运算和逻辑运算(由算术逻辑单元ALU完成)； ②按指令的寻址方式计算出16位的偏移地址，并将它 送到BIU(总线接口部件)中，形成20位的实际地址。
8086CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
9
CPU 图片
广西大学 机械工程学 院
现代CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
10
CPU图片
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
11
12
一、8086/8088CPU的编程结构
1、8086/8088CPU的内部结构 2、8086/8088CPU的寄存器结构
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
13
1、8086/8088CPU的内部结构
8086/8088CPU内部结构基本相同,有20条外部 地址总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是 典型的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线 是8位，所以被称为准16位微处理器。
8088CPU指令队列是4个字节，8086是6个字节。
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构

第2章微型计算机系统的组成及工作原理

第2章微型计算机系统的组成及工作原理

2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念

微计算机原理(第2版)第二章课后习题答案 潘名莲 马争 丁庆生 编著

微计算机原理(第2版)第二章课后习题答案 潘名莲 马争 丁庆生 编著

第二章IA-32结构微处理器及其体系结构2-1 请将左边的术语和右边的含义联系起来，在括号中填入右边的代号字母：1.字长（i）a. 指由8个二进制位组成的通用基本单元。

2.字节（a）b. 是CPU指令执行时间的刻度。

3.指令（h）c. μPS所能访问的存储单元数，与CPU地址总线条数有关4.基本指令执行时间（g）d. 唯一能代表存储空间每个字节单元的地址，用五位16进制数表示。

5.指令周期（j）e. CPU执行访问存储器或I/O操作一次所花的时间。

6.时钟周期（b）f. 由段基址和偏移地址组成，均用四位16进制数表示。

7.总线周期（e）g. 指寄存器执行加法指令所花的时间。

8.Cache （k）h. 完成操作的指令。

9.虚拟存储器（l）i.指μP在交换，加工，存放信息时信息位的最基本长度。

10.访存空间（c）j. 各条指令执行所花时间，不同指令不一。

11.实际地址（d）k. 为缓解CPU与主存储器间交换数据的速度瓶颈而建立的高速缓冲存储器。

12.逻辑地址（f）l. CPU执行程序时看到的一个速度接近内存却具有外存容量的假想存储器2-2 下面列出计算机中常用的一些单位，试指出其用途和代表的含义。

例：页面。

用来表示存储器容量的一种单位，1页面=256B（字节）（1）MIPS （2）KB （3）MB （4）GB （5）TB解：（1）MIPS 百万条指令每秒，用来表示计算机运算速度的一种单位。

（2）KB 千字节，用来表示存储器容量的一种单位，1KB=210B（3）MB 兆字节，用来表示存储器容量的一种单位，1MB=220B（4）GB 吉字节，用来表示存储器容量的一种单位，1GB=230B（5）TB 太字节，用来表示存储器容量的一种单位，1TB=240B2-3 在下列各项中，选出8086的EU和BIU的组成部件，将所选部件的编号填写与后：EU BIU1. 地址部件AU2. 段界检查器3. ALU4. 20位地址产生器∑5. 20位物理地址加法器6. 指令队列7.状态标志寄存器8. 总线控制逻辑9. 控制单元10.段寄存器组11. 指令指针12. 通用寄存器组解：EU 3、7、9、12 BIU 1、2、4、5、6、8、10、112-4 试将左边的标志和右边的功能联系起来。

微处理器及其体系结构

微处理器及其体系结构

21
总线接口部件(Bus Interface Unit—BIU)
BIU指令队列中，若出现一个空字节（8086是两个空字节）， 而且EU（执行部件）没有命令BIU对存储器或I/O端口进行访 问，则BIU自动执行总线操作，读出指令并填入指令队列 中，直至满为止（8088是4个字节，8086是6个字节）。
当EU执行完一条指令，就再到BIU的指令队列前部 取出BIU预先读入的指令代码。
若指令队列是空的，则EU处于等待状态；一旦指令 队列中有一条指令，EU立即取出执行。
2020/4/28
第二章 8086/8088微处理器及其体系结构
20
总线接口部件(Bus Interface Unit—BIU)
作用：根据EU的请求，完成CPU与存储器、CPU与 I/O之间的信息传送。
16
1、8086/8088CPU的内部结构（2）
8086/8088CPU内部结构基本相同,有20条外部地址 总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是典型 的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线是8 位，所以被称为准16位微处理器。
2020/4/28
6
CPU工பைடு நூலகம்方式
1、最小工作方式
系统中只有一个微处理器8088（或8086），所有的 总线控制信号都直接由8088（或8086）产生，这种方式 适合较小规模的应用。
2、最大工作方式
系统中可以只有一个处理器，也可以有两个或以上 的微处理器，其中一个作为主处理器，其他作为后援处 理器，用来协助主处理器处理某些方面的工作，这种方 式是在需要8088构成中等或较大系统。
第二章 8086/8088微处理器及其体系结构

微处理器的体系结构


兼容性
针对系列计算机 要求所有机种间能够保持向上兼容和向后兼容 向上兼容：为某个档次机种编制的软件能够不加修 改地运行在比它高档的机种上 向后兼容：为某个时期生产的机种编制的软件能够 不加修改地运行在它之后生产的机种上 Pentium微处理器的运行模式：实模式、保护模式
兼容性 针对（软件）体系结构，非硬件实现
1000：1234 0100：ABCD
计算机体系结构是程序员所看到的系统的一些属性： 概念性的结构和功能上的表现，这些属性既不同于数 据流和控制的组织，也不同于逻辑设计和物理实现。
Amdahl,1964
计算机体系结构是连接硬件和软件的一门学科，它研 究的内容不但涉及计算机硬件，也涉及计算机软件。
计算机体系结构与计算机组成
区别在于关心的问题不同： •计算机体系结构关心的是怎样合理地进行软硬 件功能分配，为软件人员提供适用的计算机 •计算机组成关心的是怎样合理地实现分配给硬 件的功能和指标，提高性能价格比
第二章 Pentium微处理器的体系结构
2.1 计算机体系结构的含义 2.2 Pentium微处理器的内部结构 2.3 实模式软件体系结构 2.4 保护模式软件体系结构 2.5 浮点部件软件体系结构
2.1 计算机体系结构的含义
计算机体系结构 = computer architecture (计算机系统结构)
简单指令：完全由硬件执行而无需任何微码控制， 在一个时钟周期内执行的指令
•mov reg, reg/mem/imm •mov mem,reg/imm •alu reg, reg/mem/imm •alu mem, reg/imm •inc reg/mem •dec reg/mem •push reg/mem •pop reg •lea reg, mem •jmp/call/jcc near •nop

第2章 ARM微处理器概述



工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。

无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种

（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。

第二章 微处理器

第 13 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
微 机 原 理 汇 编 接 口 技 术
BHE/S7
高8位数据允许/状态
ALE
地址锁存允许
MN/MX
最小/最大模式
DEN
数据允许
RD
读选通
DT/R
数据发送/接收
WR
写选通
READY
准备就绪
第 14 页
8086CPU的引脚 的引脚——控制总线 的引脚 控制总线
第 34 页
堆栈操作
微 机 原 理 汇 编 接 口 技 术
堆栈是按照“先进后出”原则组织的存储区域， 堆栈是按照“先进后出”原则组织的存储区域，堆栈的大小最大为 64KB 堆栈由堆栈段寄存器SS和堆栈指针寄存器 来寻址 堆栈由堆栈段寄存器 和堆栈指针寄存器SP来寻址，SS给出堆栈 和堆栈指针寄存器 来寻址， 给出堆栈 段的段基址， 指向当前栈顶 指向当前栈顶——段基址到栈顶的偏移量 段的段基址，SP指向当前栈顶 段基址到栈顶的偏移量 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 栈底为堆栈空间的高地址单元，栈顶为低地址单元。 堆栈操作以字为单位。 堆栈操作以字为单位。 数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元， 数据进栈， 数据进栈 栈顶向低地址方向浮动，高位字节存入高地址单元， 低位字节存入低地址单元 数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数 数据出栈， 数据出栈 栈顶向高地址方向浮动， 的低位， 的低位，高位字节弹到目的操作数的高位
外部8位数据总线 4 4字节指令队列 IO/M 准十六位CPU
8086
外部16位数据总线 6 6字节指令队列 M/IO 十六位CPU
第 16 页

第2章80868088CPU体系结构PPT课件


2.1 8086/8088 CPU内部结构
2.2 8086/8088 CPU的工作模式及引脚功能
2.3 8086/8088的存储器组织
2.4 8086/8088的系统配置 2.5 8086/8088的操作和时序 2.6 8086/8088的寻址方式
16
2.1 8086/8088微处理器
• (一)8086/8088CPU内部结构 • (二)寄存器结构 • (三)8086/8088CPU的总线周期概念
8086有16根数据线和20根地址线，可以处理 8位或16位数据，寻址1MB的存储单元和64KB的 I／O端口。它的主机设计较之8位机的性能大约 提高了10倍。
在推出8086之后不久,Intel公司还推出了准16
位微处理器8088。8088的内部寄存器、运算器
以及内部数据总线都是按16位设计的,但外部数据
具有单向导通和三态的特性
T为低平时：
A
F 输出为高阻抗（三态）
T为高电平时：
T
输出为输入的反相
A
F
A
F
A
F
T
T
T
表示反相或低电平有效
4
74LS244
双4位单向缓冲器 • 分成4位的两组 • 每组的控制端连
接在一起 • 控制端低电平有
效 • 输出与输入同相
每一位都是一个三态门， 每4个三态门的控制端连接在一起
• 位数据通路和并行流水线结构,从而允许在总线空闲状 态预取指令,使取指令和执行指令的操作并行执行,提高
• 了CPU的利用律和处理速度。8086/8088对外提供16 位数据总线(8088只有8位)和20位地址线,可寻址空间为 220=1M字节。 8086/8088CPU另一个突出特点是支持 多
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2.10 8086的总线操作时序（P52）
（1）存储器读周期： 总线操作按数据信号传输的方向可分为： 总线读操作：CPU从存储器或I/O接口读取数据 总线写操作：CPU将数据写入到存储器或I/O接口

一个基本的存储器读周期由４个Ｔ状态组成， 存储器读涉及的信号有： ① 用Ｍ/IO信号确定是访问存储器还是外设。 ② 20位地址信号A19~A0及地址锁存信号ALE。 ③ 读命令RD。 ④ 控制传送方向的信号DT/R、DEN。 ⑤ 判断从奇偶地址读取BHE

段首 堆 栈顶 栈底 栈 段
1
堆栈
堆栈：在内存中开辟的暂时存放数值数据和地址数据的一 段存储区（堆栈段），存取数据按“先进后出”的原则 8086的堆栈操作有两种，入栈操作PUSH和出栈操作POP， 均为16位字操作，且都在栈顶进行 堆栈用于存放返回地址、过程参数或需要保护的数据 存取数据的地址由SS和SP规定， SS：存放段首址，SP存放偏移量 常用于响应中断或子程序调用 栈底：堆栈中地址最大的一段称为“栈底”（Bottom），通常 栈底固定不变。 栈顶：堆栈的另一端称为“栈顶”（Top），数据操作只能在 栈顶进行，栈顶地址随U写存储器涉及的信号：

① 用M/IO 信号确定是与存储器或外设通讯。 ② 20位地址信号A19~A0及地址锁存信号ALE。 ③ 写命令WR。 ④ 控制传送方向的信号DT/R、DEN。 ⑤ 判断从奇偶地址写入BHE
课后练习
若已知（SS）=1000H （SP）=2000H 则堆栈段的段首地址=？ 栈顶地址=？ 若现在把1234H送入堆 栈，则它所在的存储单元 地址=？ 若该段最后一个单元 地址为2FFFH，则栈底 地址=？
2