下载文档原格式
数字幅频均衡功率放大器摘要：采用ST公司低成本、高性价比的32处理器STM32F103VB为控制器，实现带阻网络的数字幅频均衡。
程控放大器AD526和PGA202级联完成小信号前置放大，信号经带阻网络衰减后，处理器完成信号的实时采样，并采用数字信号处理计数实现IIR数字滤波器，完成对带阻网络的幅频均衡；采用AB类功放实现功率放大。
DA转换器输出波形经电压跟随后，有OPA552推动控制COMS 场效应管半桥电路，由于采用引入电压深度负反馈调节，使其具有很强的跟随能力。
整机测试结果表面：频率在270Hz～10KHz范围内，幅度相对10KHz处增益满足在 1.5dB波动范围。
500Hz～8KHz该数字功放的效率达到66％以上, 输出功率在500Hz～4KHz内达到10W。
关键词：幅频均衡、IIR数字滤波、AB类功放一、系统方案1、幅频均衡方案比较方案一：本题要求的输入信号频率在音频段20Hz～20KHz范围，经带阻网络后对信号进行采样，FFT算法分析信号的频率成分，然后根据带阻网络的幅频特性在频域对幅频特性进行补偿，在频域进行均衡。
然后经过IFFT还原为时域信号，其优点是可采用DSP处理器完成FFT和IFFT算法，实现方便。
缺点是难以兼顾频率分辨率、频率分析范围和分析时间要求，而且DSP成本较高。
方案二：带阻网络输出信号经采样后，采用yulewalk函数设计IIR数字滤波，在时域进行均衡，其优点是yulewalk函数能实现任意幅频特性的IIR数字滤波器，可以对带阻网络进行在20Hz～20KHz内进行完美补偿。
2、功率放大器方案比较设计要求末级功放管必须采用分立的大功率MOS晶体管，因此只能采用晶体管功率放大电路结构实现。
A类功放非线性失真小，但效率太低；B类功放效率有所提高，但失真较大；C类有更高的效率，但主要应用在高频场合。
要在20Hz～20KHz频率范围内满足60%以上效率，只能选择AB类或D类功放。
1系统设计1.1设计要求设计并制作一个数字幅频均衡功率放大器。
该放大器包括前置放大、带阻网络、数字幅频均衡和低频功率放大电路，其组成框图如图1所示。
图1.1数字幅频均衡功率放大器组成框图1.2总体设计方案1.2.1方案论证与比较（1）整体方案选择方案方案一：模拟式幅频均衡功率放大器输入信号经过前置放大并经过带阻网络后，信号的幅度将按照频率的不同而衰减。
为了达到均衡幅频，在带阻网络之后连反向带阻网络，叠加后即可实现幅频均衡。
最后将幅频均衡信号通过低频功放。
模拟式均衡功率放大器避免了大量的软件编程，但是性能不稳定，而且不符合本题目的数字幅频均衡的任务要求。
方案二：基于DSP的数字幅频均衡功率放大器该方案利用DSP对放大、带阻后的信号进行数字处理，A/D采样之后利用FFT对幅值进行乘法补偿，然后进行IFFT转换成时域，再用D/A转换为模拟量，最后利用低频功放进行功率放大。
DSP拥有FFT、IFFT、浮点运算等IP核，可以直接调用，减轻了软件部分的工作量。
但是DSP造价高，兼容性较差。
方案三：基于FPGA的数字幅频均衡功率放大器信号经前置放大、带阻网络后，可对其进行A/D采样，然后利用FFT转换到频域后对各频率的幅值进行补偿，再利用IFFT进行反变换，经D/A转换成模拟量，然后进行低频功率放大。
本方案利用FPGA进行数字处理以实现幅频均衡。
这种方法成本低，效果好。
鉴于任务要求和实际情况，权衡以上三种方案，本设计采取方案三：基于FPGA的数字幅频均衡功率放大器。
（2）前置放大的方案设计与选择方案一：利用两级OP07放大，OP07放大倍数较高，且元件易购得。
但是OP07在频率大约超过10kHz时增益随频率的变化而变化。
方案二：AD603与NE5532级联放大。
AD603增益高且稳定，NE5532噪声低，在20Hz-20kHz内增益稳定。
方案选择：对于任务要求，前置放大器应该放大倍数足够大，在20Hz-20kHz的频带内增益稳定。
中文摘要本设计是根据竞赛F题的要求而设计的。
系统主要由前置小信号放大及滤波电路、带阻网络、A/D转换器、基于FPGA的数字补偿滤波器和均衡滤波网络、D/A转换器以及低频功率放大器等六个功能模块组成。
前置放大电路由三级组成，前两级用于提供信号增益,同时将信号放大到开关电容滤波器所要求的范围，第三级实现隔离和阻抗变换。
带阻滤波器根据题中提供的参考电路设计，对图中的电路参数进行了精细地调整，使其陷波中心频率严格设计在10KHZ左右。
A/D转换采用12位高速A/D转换器设计，兼顾数字信号处理的精度和采样速率的需求。
数字补偿滤波器采用41阶FIR设计，用于补偿带阻网络吸收的10KHz左右的信号频率。
均衡滤波器采用32阶FIR设计，由独立的低通、带通和高通滤波网络组成，分别用于对低频、中频和高频信号进行均衡控制。
FIR滤波器采用Verilog HDL描述，在Quartus II环境下综合实现。
D/A转换器采用12位D/A，与A/D转换器相匹配。
功率放大电路采用常用的甲乙类功率放大电路设计，末级功放管采用MOSFET，最大不失真输出功率可达11.5W。
在设计过程中，各单元电路都进行测试，测试数据在正文中给出。
报告正文一设计任务设计并制作一个数字幅频均衡功率放大器，包括前置放大、带阻网络、数字幅频均衡和低频功率放大电路。
要求：1）小信号前置电压放大倍数不小于400倍，-1dB通频带为20Hz～20kHz，输出电阻为600 ；2）制作带阻网络对前置放大电路输出信号进行滤波，要求最大衰减≥10dB；3）制作数字幅频均衡电路，对带阻网络输出的20Hz～20kHz信号进行幅频均衡；4）制作功率放大电路，对数字均衡后的输出信号进行功率放大，输出功率≥10W，-3dB通频带为20Hz～20kHz，功率放大电路的效率≥60％，要求末级功放管采用分立的大功率MOS晶体管。
二设计方案方案一：基于ARM的数字幅频均衡设计。
该方案中，通过对输入信号进行前置放大和带阻衰减等环节处理后，通过A/D转换电路得到数字信号。
科研探索
知识创新
与）、低功耗、精密运算放大器，当G=100时，
GBW=80MHz ；OPA604是TI 公司的一款低失真（0.0003%在
1kHz ），低噪声的运算放大器，GBW=20MHz 。
OPA211构成511倍前级同向放大器，OP A604构成2倍放大电路，
因此总增益为1022倍，输出端接600
)。
实际的测量得到的带阻网络特性曲线H ’bs (
)|与理
论值|H bs (
)实际上类似一个带通网络（bandpass ），且满足
|H ’bs (
)|=k （k 为常数，此处设k=1）（1）
当|H bp (
ͼ1带阻网络幅频特性
与
）非理想值，无法用简单的
方程表示，所以在得到带阻网络幅频曲线的部分抽样点后，利
用MATLAB，由|H bp()|，得到均衡器幅频特性H bp
(
)曲线。
当确定了幅频均衡电路的幅频特性曲线后，该曲线即为
FIR滤波器的幅频响应。
一般的FIR滤波器的系统函数为：
（2）
冲激响应为：
电阻时，效率为65%，输出功率为13W。
参考文献：
[1]黄根春.电子设计教程[M].电子工业出版社,2007.
[2]夏宇闻.V erilog数字系统设计教程[M].北京航空航天大学出
版社.
[3]马忠梅.单片机的C语言应用程序设计（第三版）[M].北京
航空航天大学出版社,2004.
[4]谢自美.电子线路设计・实验・测试[M].华中理工大学出
版社,2000.
[5]祁才君.数字信号处理技术的算法分析与应用[M].机械工
业出版社.。
数字幅频均衡功率放大器摘要：本系统通过前置放大、滤波，经AD转换，对信号进行采样，把连续信号离散化，然后通过离散傅氏变换（DFT）运算，在时域和频域对音频信号各个频率分量以及功率等指标进行分析和处理，最后通过低频功放将信号放大。
关键字：DSP 幅频均衡数字滤波iir 甲乙类功放一、方案选择与论证1、前置放大器方案选择：方案一：选择普通运放进行放大。
但是普通运放在低频段的频率特性很明显，失调电压大，噪声大方案二：选用精密运放经行一级放大。
由于该类运放具有高输入阻抗，并且作为音频段的运放，有较低的噪声，对提高信号质量有一般运放难以达到的性能2、功率驱动方案选择：方案一：D类功放，效率高，发热小，不产生的过零、交越失真，但是其制作过程复杂，且手头没有相应的原件方案二：普通甲乙类功放，甲乙类功放效率理想值为78%，做的好可以达到题目要求效率，而且甲乙类功放原理简单，手头原件充足。
综上所述，选择方案二。
3、数字幅频均衡方案选择：在音响系统中，均衡器可以分别调节音频信号的各频率成分增益，从而可以补偿扬声器和声场的缺陷。
均衡器可分为三类：图示均衡器，参量均衡器和房间均衡器。
传统的均衡器仅将音频信号按高频、中频、低频三段频率进行调节。
采用数字信号处理技术可以实现对音频信号的更精细的调节，这类均衡器称为数字均衡器。
3.1 数字均衡器实现方案选择方案一：采用ARM（嵌入式系统）实现数字均衡基于精简指令集（RISC）的32位ARM微控制器具有一定的数字信号处理能力，可以用来实现简单的数字均衡器，但是ARM微控制器运算速度有限，对于有大量运算的算法无法达到效果，而均衡器算法的运算量比较大，所以当均衡器的功能及性能要求较高时，ARM就不能胜任了。
方案二：采用基于DSP的数字信号处理系统数字信号处理器具有强大的数字信号处理功能，能够胜任较为复杂的音频信号的各种处理功能，速度快，功耗低。
但是DSP弱于事务管理，往往要结合其它处理器，实现友好的人机界面。
数字均衡幅频功率放大器摘要：本设计实现了一个能对音频信号幅频均衡并且进行功率放大后高效率输出的系统。
系统以FPGA为核心，设计FIR滤波器实现数字均衡。
均衡后电压幅度最大波动在0.9dB以内。
均衡器输出信号经MOS管制作的D类功放进行功率放大。
经测试，D类功放效率为，输出功率大于等于10W时波形无明显失真。
关键词：均衡器FIR滤波器FPGA D类功放Abstract：This design implements a system which can equalize the input audio signal and output it efficiently. In this system, FPGA is used as the core processor.and FIR filters are used to realize amplitude-frequency equalization, the voltage fluctuation range after equalization is in 0.5dB or less. The output signals pass the Class D amplifier made by discrete MOS transistors for power amplification, the test shows the efficiency of the amplifier is up to 75% and the waveform has no signifi-cant distortion when the output power is 10W.KeyWords：equalizer FIR filter FPGA D-Class power amplifier一、方案论证与比较1.数字幅频均衡方案比较与选择数字幅频均衡器即是在给定的技术指标下，设计离散时间线性系统的系统函数，并使得该系统的频率响应落在预先给定的容限之内。
数字幅频均衡功率放大器摘要：系统主要分为前置放大、带阻网络、数字幅频均衡器以及低频功率放大四个功能模块。
前置放大选用可编程增益仪表放大器PGA202实现对低频小信号的低失真、高增益放大。
数字幅频均衡部分以FPGA（EP2C5Q208C8）为设计平台，采用数字FIR滤波对带阻网络阻带内的衰减进行补偿，使得通频带20 Hz – 20 kHz内的电压幅度波动在±1.5 dB以内，达到均衡的效果。
功率放大部分采用甲乙类功率放大器，主要由MOS对管（2SK1529、2SJ200）完成功率放大任务。
一、系统方案1. 方案选择1.1. 前置放大方案论证与选择方案一：使用分立元件搭建前置放大电路。
使用分立元件设计困难，电路比较复杂，工作点难于调整。
此外需要多级放大级联，电路稳定性差，容易产生自激现象。
方案二：使用集成运算放大器实现。
利用集成运放设计简单，且可以选择低噪声、低失真的运放PGA202实现。
经比较，选择方案二。
1.2. 数字幅频均衡方案论证与选择方案一：以单片机作为核心数字处理器。
由于8051单片机处理速度很慢，很难实现数字滤波所需要的大量的乘-累加运算。
方案二：以DSP芯片作为核心数字处理器。
此方案利于设计需要，但是由于对DSP芯片的使用没有涉及过，在短暂的时间内无法很好地利用，只有放弃此方案。
方案三：以FPGA作为核心数字处理器。
借助MATLAB/Filter designer & Analysis软件进行滤波器设计，然后利用FPGA实现FIR滤波器功能，达到幅频均衡。
经比较，选择方案三。
1.3. 功率放大方案论证与选择方案一：D类功率放大。
D类功率放大器具有较高的效率，但是需要涉及到脉宽调制器以及开关电源的设计。
比较复杂，在现有条件下难以实现。
方案二：甲乙类功率放大。
甲乙类功率放大器设计较简单，虽然效率不及D类功率放大器，但是在设计合理的条件下完全可以达到60%的效率要求。
经比较，决定选用方案二。
数字幅频均衡功率放大器设计作者：李强梁鹏曹迦号来源：《电脑知识与技术》2019年第24期摘要：在信号传输中常有小信号传输，但是小信号的传输又常常受到其他干扰，本文提出了一种基于小信号的提取系统，目的就是将传输过程中将有用的小信号从干扰信号中分离出来。
采用幅频均衡消除或者减小码间串扰，利用滤波放大将小信号提取放大至到达要求。
整个系统是基于FPGA 的数字信号处理技术的幅频均衡功率放大器，主要由前置放大电路、带阻网络、数字幅频均衡电路和功率放大四个部分组成。
采用NE5532芯片进行两级放大，带阻网络加以滤波，通过反复调整带阻网络参数以达到论文滤波要求，使用MATLAB设计相应带通FIR滤波器，将返回系数在FPGA中实现，达到幅频均衡。
关键词：数字幅频均衡;功率放大;前置放大中图分类号：TP3; ; ; 文献标识码：A文章编号：1009-3044（2019）24-0237-03开放科学（资源服务）标识码（OSID）：生活中涉及的事物只要开始进行传播就会承载信息，这类信息我们都可以称为信号，在我们还没有意识的时候信号处理就成了我们生活中不可或缺的一部分。
科技的发展使得我们获取信息的途径越来越多，当今社会衍生出的电子产品种类繁多，能容易被我们了解接收直接利用的大多属于模拟信号，本系统研究的小信号放大，人们所日常了解的可能就是各类音乐播放器，传播的就是模拟信号，但其中涉及的还有供电路转换的数字信号。
提及这类需要进行信号处理的电子产品就需要用到集成电路技术。
但是通信信道的传输特性的不稳定性限制了其发展的速度，信号传输过程之间的码间串扰是的传输的误码率大幅增加，如何消除或者说减小码间串扰就是本系统中的数字均衡，均衡是指对信道特性的均衡，均衡器就是一种起到补充作用的滤波器，这种可以调节的滤波器能减小信息传输中的互相干扰，校正和补偿系统特性，数字均衡器是指输入和输出都是数字信号，能对一段输入信号中包含的信息进行分配各信息段所占百分比或通过理删除其中不需要的频段的设备[1]。
数字功率放大器的幅频平衡能更好地用于信号处理、信号高保真度、高功率转换效率，使产品具有更好的技术含量，提高产品的竞争强度。
数字滤波器在当今通信工具和各类电子控制系统中被泛应用于电视、语音处理、通信、生物医学信号处理等领域，在制导、导航、战场侦察和电子对抗等领域中也会存在数字滤波器的身影，还可以应用于电力系统的能量分配规划和自动检测。
1 系统组成系统大体框图结构体系定为：前置放大电路、带阻网络，数字幅频均衡以及功率放大部分组成[2]，系统结构图如图1所示。
前置放大器放大来自信号源的微弱电压小信号，需要对小信号进行第一次处理，将一级输出信号作为二级带阻网络的输入信号。
前置放大作为一级处理系统缺点是在放大信号是不会分辨有用和无用信号，所以在放大所需小信号的同时也会同时将噪声信号放大，当噪声信号对小信号影响过大时就要考虑消除噪声[3]。
前置小信号放大倍数在400倍以上，输出电阻达到600Ω，-1dB通频带为20Hz-20kHz。
位于第二级的带阻网络对前置放大器电路的输出信号U1进行滤波，10 kHz输出时U2的电压幅度为作为参考，最大衰减不小于10db[4]。
第三部分以数字信号处理技术为基础进行设计制作数字幅频均衡电路，对带阻网络输出的20Hz-20kHz信号进行幅频均衡。
均衡处理之后输出电压U3在1.5dB的幅度内波动。
U3经过数字幅频均衡处理后再由功率放大器进行功率放大，输出功率大于10w，正弦信号Ui输入的有效值为5mv，功率放放大器接8Ω的电阻，在-3db 的通频带20hz-20khz，功率放大电路的效率要达到60%以上[5]。
2 系统硬件设计2.1 前置放大电路设计前置放大电路，使采用NE5532芯片进行两级放大，600Ω电阻串联接到输出端以确保输出端能达到600Ω阻抗，如图所示。
其目的就是提高系统前置放大增益，达到放大要求。
在第一级放大中R5是一个500Ω的可调变阻器，可调节的放大幅度大致在二十三倍左右，第二级是一个同相比例运算电路，放大倍数大致在二十一倍左右，电路使用的了电容耦合和滤波，接有源低通滤波器和跟随放大器，低通滤波器1dB通频带为20Hz～20kHz，跟随器起到阻抗匹配和级间隔离的作用。
[T1=T1+T2G1+T3G1×T2+T4G1×G2×G3]上述公式中T1、G1、T2、G2、T3、G3表示各级放大器的噪声温度和增益，T表示前置放大器电路的总噪声温度。
通过上式可知，在与放大器相连的多级放大电路中，前两级的噪声溫度影响较大，之后的对噪声各个层次影响都很小[6]。
所以在本次设计中采用两级放大，主要需要解决噪声问题。
2.2 带阻网络首先，设计信号能通过的最低频率在20Hz至20kHz的低通滤波器，将各个元件的振荡频率调到能够发生谐振，低通滤波器对直流的响应和带通滤波器对中心频率的响应等同，把低通滤波器转化成高通滤波器当成带阻滤波器使用，截止频率为要求的带宽，然后将高通元件间振荡频率能够发生谐振到滤波器的中间频率[7]。
高通滤波器对直流的应答变换成带阻网络对滤波器中间频率的应答，带阻滤波的带宽响应效果等于高通滤波器的频率响应，负频率没有现实意义，所以，这次参照的是正频率的应答图像。
和带通滤波器一样，响应曲线具有几何对称性。
其设计步骤为：第一步使带阻滤波器技术指标归一变成相对值，选择归一化低通滤波器要提供所需的衰减，使陡度系数不超过求出的数值。
第二步把归一化低通滤波器转化为归一化高通滤波器，之后再把高通滤波器标定到截止频率和规定的阻抗值。
第三步电感与电容串联，电容与电感并联，使每个并联支路调谐都处于滤波器的中间频率[8-9]。
2.3 数字幅频均衡电路FIR滤波器是只存在一个零点的有限单元脉冲响应滤波器，是一个稳定的系统。
除了原点之外，Z平面中没有极点，它的有限单位脉冲响应不是前后对应关系。
要得到对应关系的单位脉冲响应可以通过位移调整。
不只有稳定和可实现性，它还可以在符合一定对称条件时同时实现标准的线性相位，对比IIR滤波器这非常占优势。
经过A/D转换器对信号进行模数转换，将模拟信号转化成数字信号之后，输入到FIR滤波器，采样时信号要符合香农公式，也就是说采样的频率要是取样信号的四到五倍左右才可能使处理的信号不会与理想状态差别过大，造成失真。
2.4 功率放大电路功率放大分为：三角波发生器，比较器，驱动电路。
先用积分器对信号进行积分，然后通过比较得到三角波。
将得到的三角波与输入信号进行比较以通过比较器获得调制波形。
使用IR2110做驱动最后一级功率场效应晶體管，IR2110结合了光耦隔离（小尺寸）和电磁隔离（快速）的优势，是中小功率转换设备驱动器件的首选。
内部由三部分组成：逻辑输入，电平转换和输出保护。
末级功率管使用IRF3205，IRF3205具有开关速率快，导通电阻低的特点，适合高效率，高开关频率的功率放大[10-11]。
三角波发生电路和末级功率放大电路如图所示。
3 实验结果分析3.1 数字均衡处理部分性能测试这部分测试所需示波器，将示波器模式调为排除杂斥和取平均16次，观察在接入前置放大器，带阻网络，数字均衡电路部分后，输入电压有效值仍为5mV的情况下，示波器所能观察到的信号幅度值见表1所示。
3.2功率放大电路测试将电路正负极电压设置为[±]15V，在其中接入一个8Ω大小电阻做负载，前面前置放大电路带阻网络和均衡网路都接入测试电路。
用示波器观察末级功率放大输出电压幅度，串联接入两台四位半万用表，测试电源正负极电流值变化，观察示波器显示波形是否有明显失真，结果见表2所示。
4 结语利用FPGA的数字信号处理技术的幅频均衡功率放大器，经过前置放大部分放大的信号以及带阻网络加以滤波，通过反复调整带阻网络参数，使用MATLAB设计相应带通FIR滤波器，将返回系数在FPGA中实现，达到幅频均衡，从而将传输过程中将有用的小信号从干扰信号中分离出来。
参考文献：[1] 左芬.基于Multisim的静态工作点的仿真教学研究[J].教育教学论坛，2018（16）：200-201.[2] 李伦辉，徐光辉，徐志军.高性能数字幅频均衡功率放大器的设计与实现[J].军事通信技术，2010，31（01）：80-84.[3] 张碧翔，张哲栋.前置放大电路中噪声的抑制方法[J].电声技术，2016，40（02）：69-71+75.[4] 谷智明.一种D类音频功率放大器的应用[J].信息技术与信息化，2015（03）：160-162.[5] 万国春，陈岚，彭健飞.基于MATLAB的D类功率放大器的仿真分析[J].江西科技师范学院学报，2004（05）：75-77+81.[6] 张波，陶薇薇，董夏叶，董喆，姜睿.基于FPGA的数字幅频均衡功率放大器的设计[J].微计算机信息，2010，26（26）：132-133.[7] 樊养余，于泽琦，袁永金，吕国云.基于FPGA的高性能D类功放控制器设计与实现[J].系统工程与电子技术，2014，36（04）：630-636.[8] 胡学龙，吴镇扬.数字信号处理教学指导[M].北京：高等教育出版社，2007.[9] 应启珩，冯一云，窦维蓓.离散时间信号分析和处理[M].北京：清华大学出版社，2007.[10] 董在望主编.通信电路原理.第2版.北京：高等教育出版社，2002.[11] 王振红，刘随强，刘杰林，赵树新，林志彬，丁子瑜.基于FPGA的数字幅频均衡功率放大器[J].中国科技信息，2012（15）：111.[12] Sanjit K.Mltra.Digital processing-A computer-Based Appsoach.New York：McGraw-Hill，2001.【通联编辑：张薇】。
