最新计算机系统结构第三章 存储系统教学讲义ppt课件

A、电路图： 由两个MOS反相器交叉耦合而成的双稳态触发器。
字线
V
位/读出线 BS0 读/写“0” T2 T0 T1 A T4 T5 B T3 位/读出线 BS1 读/写“1”
6管MOS存储电路
静态MOS存储器
基本存储元—6管静态MOS存储元 B、存储元的工作原理
字线
①写操作。在字线上加一个正电压的字脉 冲，使 T2 、 T3 管导通。若要写“ 0”， 位/读出线 无论该位存储元电路原存何种状态， BS0 只需使写“ 0”的位线 BS0 电压降为地 电位（加负电压的位脉冲），经导通 读/写“0” T2 的Ｔ2 管，迫使节点Ａ的电位等于地电 位，就能使Ｔ1 管截止而Ｔ0 管导通。 写入1，只需使写1的位线BS1 降为地电 位，经导通的 T3 管传给节点Ｂ，迫使 T0 管截止而T1 管导通。 写入过程是字线上的字脉冲和位线上 的位脉冲相重合的操作过程。
静态MOS存储器


用静态MOS存储片组成RAM
字位同时扩展法： 一个存储器的容量假定为 M×N位，若使用l×k位的芯片（l＜M,k＜N）需 要在字向和位向同时进行扩展。此时共需要（M ／l）×（N ／k）个存 储器芯片。 其中， M ／ l 表示把 M×N 的空间分成（ M ／ l ）个部分（称为页或区）， 每页（N／k）个芯片。 地址分配： （A）用log2 l位表示低位地址：用来选择访问页内的l个字 （B ） 用log2 （M／l）位表示高位地址：用来经片选译码器产生片 选信号。
• 片选有效，才可以对芯片进行读/写操作 • 无效时，数据引脚呈现高阻状态，并可降低功耗

读控制（OE*）
• 芯片被选中有效，数据输出到数据引脚 • 对应存储器读MEMR*

Computer System Organization and Architecture
10
返回目录
现代计算机采用典型的多层存储结构， 即cache──主存──辅存，如图3.1所示。其 中，cache的容量最小，但速度最快；辅存的 容量最大，但速度最慢，主存的容量、速度则 处于两者之间。
Computer System Organization and Architecture
（1）高速缓冲存储器（cache）：用来存放 正在执行的程序段和数据，以便CPU高速地使 用它们。
Computer System Organization and Architecture
3
返回目录
（2）主存储器（简称主存或内存）：用来 存放计算机运行期间所需要的程序和数据， CPU可直接随机地进行读写访问。
Computer System Organization and Architecture
13
返回目录
3.2 主存储器
3.2.1 主存储器概述 主存储器用于存放计算机运行期间所需要
的程序和数据，CPU可直接地对主存储器进行 读写访问，Байду номын сангаас入/输出设备也直接和主存储器 交换数据。所以主储存器的容量和读写速度会 影响计算机系统的整体性能。
Computer System Organization and Architecture
8
返回目录
⒍按访问类型分类
（1）按地址访问：根据存储器的地址来访问该 地址里的信息。
（2）按内容访问：即相联存储器，访问时根据 所要访问信息的全部或部分来跟存储器中的全 部信息进行比较，相等则对该地址中的信息进 行读或者写的操作。
5

“1”：T1截止，T2导通。
Vcc
W
T4 T6 T2
Z
第三章 存储系统
计算机组成与结构
3.2.2 半导体存储器存储原理
⑶ 任务
Z：加高电平，T5、T6导通，选中该单元。
写入：在W、W上分别加高、低电平，写1/0。
读出：根据W、W上有无电流，读1/0。
⑷ 坚持
Z：加低电平，只要电源正常，保证向导通管提 供电流，便能维持一管导通，另一管截止的 状态不变，∴称静态。
静态单元是非破坏性读出，读出后不需重写。
第三章 存储系统
计算机组成与结构
3.2.2 半导体存储器存储原理
⒉ 静态MOS存储芯片举例 （Intel 2114）
地址端： A9～A0〔入）
Vcc A7 A8 A9 D0 D1 D2 D3 WE
数据端： D3～D0〔入/出）
= 0 选中芯片 片选CS
控制端：
存储系统的层次结构
第三章 存储系统
存储器的分类
计算机组成与结构
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
磁头、载磁体
非 硬磁材料、环状元件 易
失
激光、磁光材料
第三章 存储系统
存储器的分类
计算机组成与结构
2. 按存取方式分类
⑵ 先扩展单元数，再扩展位数。
4片1K×4 2组4K×4
4K×4 4K×8
8片
⒉ 地址分配与片选逻辑
存储器寻址逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑
为芯片分配哪几位地址， 由哪几位地址形成片 以寻找片内的存储单元 选逻辑，以寻找芯片

Computer Architecture
第三章 存储系统
缺点：由于程序局部性的原理，近期所用到的指令和数据往往都 集中在一个体内，就会出现并行访问冲突，只有一个存储模块在 不停地忙碌，其他空闲。只有当指令跨越两个存储模块时，才并 行工作。
优点：扩大存储容量非常方便。如果在多任务或多用户的应用状 态下，可以将不同的任务分别存放在不同的体内，减少了访问冲 突，发挥了并行访问的优点。
计算机系统结构
Computer Architecture
组相联地址映像
组0 组1
块0
块b－1 块b
块2b－1
组C/B－1
Cache
第三章 存储系统
块0
块b－1
组0
块b
区0
块2b－1
组1
组C/B－1
组C/B(Me－1) 组C/BMe－C/B+1 区Me－1
组C/BMe－1
计算机系统结构
Computer Architecture
高速缓冲存储器：存在于主存与CPU之间的一级存储器，由静态存储芯
片(SRAM)组成，容量比较小但速度比主存高很多， 接近于CPU的速度。
Cache 的 功 能：存放那些近期需要运行的指令与数据。
目
的：提高CPU对存储器的访问速度。
计算机系统结构
Computer Architecture
第三章 存储系统
存储器管理部件
主存与cache地址的映像和转换 替换方法
CPU
MMU
D或 I
Cache
D或 I
MS
(主存)
CPU与Cache、主存的关系
计算机系统结构
Computer Architecture