74LS90引脚功能及真值表

74LS90引脚功能及真值表

74LS90 是一种常用的中规模集成计数器，在数字电路设计中有着广泛的应用。下面我们就来详细了解一下 74LS90 的引脚功能和真值表。

74LS90 是一个二五十进制异步计数器，它由四个主从 JK 触发器和一些附加门电路组成。这款芯片一共有 14 个引脚，每个引脚都有着特定的功能。

引脚 1 是 CP0 输入端，用于接收时钟脉冲信号。当 CP0 有脉冲输入时，计数器在二进制计数模式下工作。

引脚 2 是 Q0 输出端，它输出二进制计数的最低位。

引脚 3 是 Q1 输出端，输出二进制计数的次低位。

引脚 4 是 Q2 输出端，为二进制计数的第三位。

引脚 5 是 CP1 输入端，用于在五进制计数模式下接收时钟脉冲。

引脚 6 是 Q3 输出端，是二进制计数的最高位。

引脚 7 是地（GND）引脚，连接到电路的零电位参考点。

引脚 8 是清零端（R0(1)、R0(2)），当这两个引脚同时为高电平时，计数器被清零，所有输出端都变为低电平。

引脚 9 是置 9 端（S9(1)、S9(2)），当这两个引脚同时为高电平时，计数器被置为 9 状态，即 Q3Q2Q1Q0 ＝ 1001。 引脚 10 是 Q0' 输出端，是 Q0 的反相输出。

引脚 11 是 Q1' 输出端，是 Q1 的反相输出。

引脚 12 是 Q2' 输出端，是 Q2 的反相输出。

引脚 13 是 Q3' 输出端，是 Q3 的反相输出。

引脚 14 是电源（VCC）引脚，通常连接到 ＋5V 电源。

接下来，我们看一下 74LS90 的真值表。在二进制计数模式下（CP0 输入时钟脉冲，CP1 悬空），计数顺序为 0 1 2 3 4 5 6 7 0，依次循环。当计数器达到 7 时，再输入一个时钟脉冲，就会回到 0 重新开始计数。对应的输出状态如下：

｜ CP0 脉冲数 ｜ Q3 ｜ Q2 ｜ Q1 ｜ Q0 ｜

74LS90计数器是一种中规模二一五进制计数器，管脚引线如图3.6-1，功能表如

表3.6-1所示。

表3.6-1 7490功能表 复位输入 输出

R

1 R

2 S

1 S

2 Q

D Q

C Q

B

Q

A

H H L ×

H H × L

× × H H

X L × L

L × L ×

L × × L

× L L × L L L L

L L L L

H L L H

计 数

计 数

计 数

计 数

A． 将输出Q

A与输入B相接，构成8421BCD码计数器；

B． 将输出Q

D与输入A相接，构成5421BCD码计数器；

C． 表中H为高电平、L为低电平、×为不定状态。

74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门

电路组成，整个电路可分两部分，其中F

A触发器构成一位二进制计数器；F

D、FC、F

B构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R

1、

R

2和置位（置“9”）端S

1、S

2。

74LS90具有如下的五种基本工作方式：

（1）五分频：即由F

D、F

C、和F

B组成的异步五进制计数器工作方式。

（2）十分频（8421码）：将Q

A与CK

2联接，可构成8421码十分频电路。

（3）六分频：在十分频（8421码）的基础上，将Q

B端接R

1，Q

C端接R

2。

其计数顺序为000～101，当第六个脉冲作用后，出现状态Q

CQ

BQ

A=110，利用Q

BQ

C=11反馈到R

1和R

2的方式使电路置“0”。

1） 九分频：Q

A→R

1、Q

D→R

2，构成原理同六分频。

5）十分频（5421码）：将五进制计数器的输出端Q

D接二进制计数器的脉冲

输入端CK

1，即可构成5421码十分频工作方式。

此外，据功能表可知，构成上述五种工作方式时，S

1、S

2端最少应有一端接

地；构成五分频和十分频时，R

1、R

2端亦必须有一端接地。

实验四 计数器及其应用

1

实验四 计数器及其应用

姓名： 班级：

学号： 同组人员：

一、 实验目的：

（1）熟悉常用中规模计数器的逻辑功能。

（2）掌握二进制计数器和十进制计数器的工作原理和使用方法。

二、 实验设备：

数字电路实验箱，数字万用表，数字双踪示波器，74LS90,74LS161及基本门电路。

三、 实验原理：

异步计数器74LS90引管脚图及功能表真值表

74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：

74LS90的引脚排列图：

实验四 计数器及其应用

2

(1) 清除

令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。清除功能完成后，置CR＝0

(2) 置数

CR＝0，CPU，CPD 任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。

(3) 加计数

CR＝0，LD＝CPD ＝1，CPU 接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPU 的上升沿。

(4) 减计数

CR＝0，LD＝CPU ＝1，CPD 接单次脉冲源。参照3)进行实验。

四、 实验内容：

（1） 产生10进制序列，从0~9显示。

（2） 产生6进制序列，从0~5显示。

（3） 产生如下序列：1,3,5,7,9,0,2,4,6,8并显示。

五、实验结果：

实验四 计数器及其应用

3

74LS90引脚功能及真值表

74LS90是一种常用于数字电路设计的集成电路，它被广泛应用于计数器和分频器等电路中。在理解74LS90的使用方法之前，我们需要了解其引脚功能及对应的真值表。

74LS90引脚功能：

引脚功能是指不同引脚在电路中所承担的具体功能和作用。以下是74LS90的引脚功能及简要描述：

引脚1（CPD）：低电平置位，用于清零计数器。

引脚2（MR）：同步清零或允许计数。

引脚3（CP0）：第一个计数输入端。

引脚4（CP1）：第二个计数输入端。

引脚5（CP2）：第三个计数输入端。

引脚6（CP3）：第四个计数输入端。

引脚7（QA）：第一个输出位。

引脚8（QB）：第二个输出位。

引脚9（QC）：第三个输出位。

引脚10（QD）：第四个输出位。

引脚11（GND）：地线连接。 引脚12（VCC）：电源连接。

真值表：

真值表用于描述不同输入对应的输出结果。在74LS90中，引脚3（CP0）、引脚4（CP1）、引脚5（CP2）和引脚6（CP3）作为计数输入端，通过输入不同的电平来实现计数功能。以下是74LS90的真值表示例：

| CP3 | CP2 | CP1 | CP0 | QA | QB | QC | QD |

|-----|-----|-----|-----|----|----|----|----|

| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |

| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |

| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |

| 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |