实验箱使用说明
- 格式：pdf
- 大小：285.70 KB
- 文档页数：7
ZYE 1502D型EDA实验箱使用说明
一、硬件系统
1、芯片下载板：Altera公司：EPF10K10LC84-4下载板（数字部分）
2、数码管显示：动态显示8位（M1-M8)，静态显示4位(M5-M8)；
3、发光二极管输出：16位；
4、输入位数（开关）：16位；
5、输入位数（按键）：16位；
6、时钟信号：由50MHz、12MHz、4.194304MHz晶振输出：
7、喇叭一个；
8、配有RS232接口；
9、配有VGA接口；
10、配有PS/2键盘接口；
11、16X16点阵；12、配有并行A/D转换器ADC0809；并行D/A转换器DAC0832；
13、配有存贮器62256；
14、配有单片机(AT89C51）
15、配有一片管理芯片EPM7128;
16、含有一块通用下载模块；
17、含有8038低频信号源输出模块；
系统实物照片如图1。
图1 ZYE 1502D型EDA实验箱实物照片
系统整体模块结构如图2。
图2 ZYE 1502D型EDA实验箱模块结构
二、配套软件
Max+Plus II 10.2版
1、运行环境Win95/98或NT4.0
2、层次化设计支持
3、原理图输入支持
4、文本输入支持
5、AHDL, VHDL输入支持
6、全仿真/功能仿真支持
7、逻辑综合支持
8、硬件编程/下载支持
9、原理图设计宏库基本库
10、支持芯片CPLD/FPGA系列
三、操作指南
1、开关、按键及指示灯KD1-KD16、K1-K16、KL1-KL16：
主板下方有16个按键K1-K16；16个拨位开关KD1-KD16；16个发光二极
管KL1-KL16。每个纵列的一组开关、按键、发光二极管与下载板上CPLD/FPGA
的一个I/O口对应相连。
当与I/O口相对应的开关KDi作为输入使用时，开关拨向上，开关上方的发
光二极管亮，表示开关向该I/O口输入一个逻辑量为“1”的高电平，拨向下时，
表示“0 "。 当需要用按键向I/O口输入一个短脉冲量时，首先需将开关拨向下方，按卜
键Ki后，发光二极管KLi亮，表示该按键Ki向对应I/O口输入了一个正脉冲。
注：将拨码开关AS1的(3), (4)档拨向上(ON)时，对应的开关按键的输入有
效；将拨码开关AS1的(3), (4)档拨向下(OFF)时，对应的开关按键的输入无效。
2、发光二极管LED1~LED16及交通灯模块：
在下载板数码管的下方有16个发光二极管LED1-LED16,它们分别与下载板
上的16个I/O口相连。另外交通灯的L1-L12和发光二极管LED1-LED12共用
一个I/O口，因此在选择LED输出显示有效时，要使交通灯模块输出无效，此
时LJ1的跳线接2,3脚。当要做交通灯实验时要将LED输出显示设置为无效，
并且LJ1的跳线接1，2脚。
注：将拨码开关AS1的(2）档拨向上(ON)时，对应的LED有效；将拨码开
关AS1的(2) 档拨向下(OFF)时，对应的LED无效。
3、静态显示数码管SM5~SM8：
主板的正上方配有8只数码管其中SM5 - SM8为静态显示，即每只数码管
通过管理芯片EPM7128内部的译码器间接与下载板四个I/O口相连。这四个I/O
口输出BCD码。
4、动态显示数码管SM1～SM8：
为增加数码管显示位数，使用了动态扫描电路方式，将静态显示中的数码管
SM7, SM8对应的8个I/O口用于动态显示数码管的8个段，a, b, c, d, e, f, g, dp
（小数点），将静态显示的数码管M5, M6对应的8个I/O口用于连接动态显示
数码管的共阴端作位控扫描，如图1
图3 动态扫描显示数码管连接图 注：将拨码开关AS1的(1)档拨向上(ON)时，数码管动态显示；将拨码开关
AS1的(1)档拨向下(OFF)时，数码管静态显示。在不使用数码管时，一律将AS1
的(1)拨向上。
5、时钟信号：
主板上配有非常丰富的时钟信号，为实验提供了极大的方便。在主板的左侧共有两组“时钟信号”。
（1）GCK1：第一组信号源为TP1~TP3，与下载板的GCKl相连通，频率有
从低频到高频的全部24个信号源。
（2）GCK2：第二组信号源为TP4 -TP6，与下载板的GCK2相连通，频率有
从低频到高频的全部24个信号源。
注意：信号源的具体频率值可以参看主板上的丝印标识。
6、扬声器：
主板上配有喇叭一个，位于主板的中央，与下载板上的I/O50端相连。当向
喇叭输入一个200Hz-2KHz的方波时，喇叭根据不同频率发出音响。
7、A/D转换器ADC0809：
主板配有并行A/D模数转换器ADC0809,可完成数据采集等实验课题。
ADC0809为学习并行A/D模数转换器提供了实践环境。当使用ADC0809时，
需将拨码开关AS1的(6)档、JS1的(6)(7)档拨向上，模拟输入信号可通过AIN0
端口送入ADC0809的信号输入端，也可通过电位器JW1获得模拟量信号。当不
使用ADC0809时需将ASI的(6)档、JS1的(6)(7)档拨向卜，并且JS1的(5)档拨向
上。
8、D/A转换器DAC0832：
主板上配有D/A数模转换器DAC0832。可完成波形发生器等实验课题。
DAC0832为学习并行D/A数模转换器提供了良好的实践环境。当使用DAC0832
时，需将拨码开关JS1的(1) (5) (8)档拨向上；当不使用DAC0832时需将拨码开
关,TS1的(1) (5) (8)档拨向卜。
9、RS-232串行接口
主板上有一个RS-232串行接口电路MAX232转换部分，该电路把卜载板上
的CPLD/FPGA的TTL电平转换成RS-232电平，并且通过主板上RS232插座与
其它设备通讯接口相连。
10、VGA接口：
图4下载板与VGA接口连接关系图 主板上配有VGA接口，可用于做彩条信号发生器、方格信号发生器以及图
像显示的高难度实验，VGA与下载板的连接关系如图4所示。VGA接口的1, 2、
3号引脚分别为红、绿、蓝三色信号端。13、14号引脚为场扫和行扫信号端。
11、PS/2接口：
主板上配有PS/2鼠标键盘接口，可用于做接收键盘数据的高难度实验，PS/2
与下载板的连接关系如图5所示。
图3下载板与PS/2接口连接关系图
12、单片机(89C51)与FPGA/CPLD的连接：
当单片机与FPGA/CPLD相连进行数据传送时，需将拨码开关AS1的(5)档
向上拨动(ON),不用时将AS1的(5)档向下拨动(OFF)。单片机的P0口与
FPGA/CPLD的I/O40-I/O47相连；单片机的P1口与FPGA/CPLD的I/O32-I/O39
相连；单片机的P2口与FPGA/CPLD的I/O16-I/O23相连。
13、RAM(62256)与FPGA/CPLD的连接：
当RAM62256有效时，需将拨码开关AS1的(7)档向上拨动(ON),不用时将
AS1的(7)档向下拨动(OFF)。
14.管理芯片（F7128）：
为增加该实验开发系统功能，本实验箱增加了一片管理芯片
EPM7128SLC84，它代替了实验板上的部分硬件电路，并控制部分通信口的通信
和功能转换，所以在使用该设备时，严禁将该芯片拔下或改动芯片内部的程序，
防止使整个实验系统无法正常工作。
15、通用下载模块：
该模块为CPLD/FPGA器件的通用下载电路模块，可以对ALTERA, LATTICE,
XILINX的公司绝大多数不同芯核电压的CPLD/FPGA器件进行在系统编程和配
置。
表1
PLD公司 ALTERA LATTICE XILINX
编程座引
脚 CPLD FPGA ISPLSI CPLD FPGA
TCK（1） TCK TCK SCLK TCK CCLK
TD0（3） TD0 TD0 MODE TD0 DONE
TMS（5） TMS TMS ISPEN TMS /PROGRAM
nSTA（7） NC nSTATUSSD0 NC NC
TDI (9) TDI TDI SDI TDI TDI
SEL0 GND GND GND VCC VCC
SEL1 GND GND VCC GND GND
在实验板上有两个接口Byteblaster, ByteblasterMV。其中Byteblaster仅适用
于5V工作电压的FPGA和CPLD；对于低电压的FPGA/CPLD的下载和配置必
须连接另一个接口座ByteblasterMV。
16、点阵模块：
在本实验箱中还提供了16 X 16点阵模块，其工作原理参考实验十七。
17、 AS1、JS1的作用及模式的使用：
在主板上有一个功能切换部分，AS1, JS1为拨码开关，主板把相关的输入输
出器件分成若干组。是否与卜载板的对应1/0口相连靠连接AS1, JS1的拨码而定。
山于卜载板上的CPLD/FPGA的I/O口大部分是分时复用，为避免相互干扰，靠
AS1, JS1拨码切换。AS1控制功能列表如表2。
表2 AS1控制功能
编号 名称 作用
1 SM 置ON为动态(SM1-SM8)，OFF为静态(SM5-SM8)
2 L1-L16 置ON/OFF LED1-LED16有效/无效
3 S1-S8 置ON/OFF K1-K8有效/无效
4 S9-S16 置ON/OFF K9-K16有效/无效
5 MCU 置ON/OFF AT89C51有效/无效
6 AD 置ON/OFF CPLD引脚信号与A/D相连/断开
7 RAM 置ON/OFF 62256有效/无效
8 DOT 置ON/OFF点阵有效/无效
