锁相环PLL原理与应用-经典
- 格式：ppt
- 大小：332.50 KB
- 文档页数：65
下载文档原格式
合集下载
什么是电子电路中的锁相环及其应用
什么是电子电路中的锁相环及其应用电子电路中的锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用的反馈控制电路，用于将输入信号的相位与频率与参考信号的相位与频率同步，从而实现信号的稳定性和精确性。
锁相环在通信、计算机、音频处理等领域都有重要的应用。
一、锁相环的工作原理锁相环主要由相位比较器（Phase Detector）、环形数字控制振荡器（VCO）和低通滤波器（LPF）组成。
相位比较器用来比较输入信号和参考信号的相位差，输出一个宽度等于相位差的脉冲信号。
VCO根据相位比较器输出的脉冲信号的宽度和方向来调节输出频率，使其与参考信号的频率和相位同步。
LPF用来滤除VCO输出信号中的高频成分，保证输出的稳定性。
二、锁相环的应用1. 通信领域：在数字通信系统中，锁相环被广泛应用于时钟恢复、时钟生成和时钟变换等方面。
通过锁相环可以实现对时钟信号的稳定传输，提高通信系统的可靠性和容错性。
2. 音频处理：在音频设备中，锁相环被用于时钟同步和抖动消除。
通过锁相环可以实现音频数据的同步传输和精确抖动控制，提高音质和信号稳定性。
3. 数字系统：在数字系统中，锁相环可用于时钟恢复、频率合成和位钟提取等方面。
通过锁相环可以实现对时钟信号的稳定提取和精确合成，确保系统的可靠运行。
4. 频率调制与解调：在调制与解调系统中，锁相环被应用于频偏补偿和相位同步。
通过锁相环可以实现对信号频偏和相位偏移的补偿，保证调制与解调的准确性和稳定性。
5. 频谱分析：锁相环还可以应用于频谱分析仪中，通过锁相环可以实现频率分析的准确性、稳定性和精确性。
三、锁相环的特点1. 稳定性：锁相环可以通过调整VCO的输出频率来实现输入信号和参考信号的同步，从而提高信号的稳定性。
2. 精确性：锁相环可以通过精确的相位比较和频率调节，实现对信号相位和频率的精确控制，提高信号处理的准确性。
3. 自适应性：锁相环可以根据输入信号和参考信号的变化自动调节，适应不同输入条件下的信号同步要求。
锁相环PLL（PhaseLockedLoop）
锁相环PLL（PhaseLockedLoop）锁相环PLL目前我见到的所有芯片中都含有PLL模块，而且一直不知道如何利用PLL对晶振进行倍频的，这次利用维基百科好好的学习了下PLL 的原理。
1. 时钟与振荡电路在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲，如果心脏停止了跳动，那人也就死亡了，对于芯片也一样。
了解了时钟的重要性，那时钟是怎么来的呢？时钟可以看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。
因此，振荡电路成为了时钟的来源。
振荡电路的形成可以分两类：1. 石英晶体的压电效应：电导致晶片的机械变形，而晶片两侧施加机械压力又会产生电，形成振荡。
它的谐振频率与晶片的切割方式、几何形状、尺寸有关，可以做得精确，因此其振荡电路可以获得很高的频率稳定度。
2. 电容Capacity的充电放电：能够存储电能，而充放电的电流方向是反的，形成振荡。
可通过电压等控制振荡电路的频率。
2. PLL与倍频由上面可以知道，晶振由于其频率的稳定性，一般作为系统的外部时钟源。
但是晶振的频率虽然稳定，但是频率无法做到很高（成本与工艺限制），因此芯片中高频时钟就需要一种叫做压控振荡器（Voltage Controlled Oscillator）的东西生成了（顾名思义，VCO 就是根据电压来调整输出频率的不同）。
可压控振荡器也有问题，其频率不够稳定，而且变化时很难快速稳定频率。
哇偶，看到这种现象是不是很熟悉？嘿嘿，这就是标准开环系统所出现的问题，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号，与反馈比较，以便生成正确的控制。
PLL倍频电路因此，为了将频率锁定在一个固定的期望值，锁相环PLL出现了！一个锁相环PLL电路通常由以下模块组成：·鉴相鉴频器PFD（Phase Frequency Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号·低通滤波器LPF（Low-Pass Filter）：将PFD中生成的差异信号的高频成分滤除，保留直流部分·压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号。
锁相环的组成和原理及应用
锁相环的组成和原理及应用一.锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环(PLL)。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。
二.锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：(8-4-1)(8-4-2)式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC(t)。
即uC(t)为：(8-4-3)式中的ωi为输入信号的瞬时振荡角频率，θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即(8-4-4)则，瞬时相位差θd为(8-4-5)对两边求微分，可得频差的关系式为(8-4-6)上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。
锁相环pll原理与应用
锁相环pll原理与应用
$number {01}
目 录
• 锁相环PLL的基本原理 • 锁相环PLL的种类与特性 • 锁相环PLL的应用 • 锁相环PLL的发展趋势与挑战 • 锁相环PLL的设计与实现
01
锁相环PLL的基本原理
PLL的基本结构
鉴相器（PD）
用于比较输入信号和反馈信号的相位 差。
压控振荡器（VCO）
相位同步
锁相环PLL用于电力系统的相位同步，确保不同电源之间的相位一 致，提高电力系统的稳定性。
频率跟踪
锁相环PLL用于电力系统的频率跟踪，实时监测电网频率变化，确 保电力系统的正常运行。
故障定位
通过分析电网信号的相位和频率变化，结合锁相环PLL实现电力故 障的快速定位和排查。
其他领域的应用
电子测量
PLL的发展趋势
高速化
随着通信技术的发展， 对信号的传输速率要求 越来越高，锁相环PLL 的频率合成速度和跟踪
速度也在不断加快。
数字化
随着数字信号处理技术 的进步，越来越多的锁 相环PLL开始采用数字 控制方式，提高了系统 的稳定性和灵活性。
集成化
为了减小电路体积和降 低成本，锁相环PLL的 集成化程度越来越高， 越来越多的功能被集成
软件PLL具有灵活性高、可重 构性好等优点，但同时也存在 计算量大、实时性差等缺点。
各种PLL的优缺点比较
1 2
3
模拟PLL
优点是响应速度快、跟踪性能好；缺点是元件参数漂移、温 度稳定性差。
数字PLL
优点是精度高、稳定性好、易于集成；缺点是响应速度慢、 跟踪性能较差。
软件PLL
优点是灵活性高、可重构性好；缺点是计算量大、实时性差 。
$number {01}
目 录
• 锁相环PLL的基本原理 • 锁相环PLL的种类与特性 • 锁相环PLL的应用 • 锁相环PLL的发展趋势与挑战 • 锁相环PLL的设计与实现
01
锁相环PLL的基本原理
PLL的基本结构
鉴相器（PD）
用于比较输入信号和反馈信号的相位 差。
压控振荡器（VCO）
相位同步
锁相环PLL用于电力系统的相位同步，确保不同电源之间的相位一 致，提高电力系统的稳定性。
频率跟踪
锁相环PLL用于电力系统的频率跟踪，实时监测电网频率变化，确 保电力系统的正常运行。
故障定位
通过分析电网信号的相位和频率变化，结合锁相环PLL实现电力故 障的快速定位和排查。
其他领域的应用
电子测量
PLL的发展趋势
高速化
随着通信技术的发展， 对信号的传输速率要求 越来越高，锁相环PLL 的频率合成速度和跟踪
速度也在不断加快。
数字化
随着数字信号处理技术 的进步，越来越多的锁 相环PLL开始采用数字 控制方式，提高了系统 的稳定性和灵活性。
集成化
为了减小电路体积和降 低成本，锁相环PLL的 集成化程度越来越高， 越来越多的功能被集成
软件PLL具有灵活性高、可重 构性好等优点，但同时也存在 计算量大、实时性差等缺点。
各种PLL的优缺点比较
1 2
3
模拟PLL
优点是响应速度快、跟踪性能好；缺点是元件参数漂移、温 度稳定性差。
数字PLL
优点是精度高、稳定性好、易于集成；缺点是响应速度慢、 跟踪性能较差。
软件PLL
优点是灵活性高、可重构性好；缺点是计算量大、实时性差 。
锁相环原理及使用
数学模型：
环
环
路
路
滤
滤
波
波
有
有
源
源
滤
滤
波
波
典型的锁相频率源的频谱图，从图中可以看到在 环路带宽的附近有一个明显的峰起(Peaking)， 这是由传递函数的特性决定的。由相位噪声的分 析可知，在环内的相位噪声取决于参考晶振和鉴 相器，环外的相位噪声主要取决于VCO。
相噪＝ 各部分器件的相噪 传递函数
2、另外19款PLL
步进：25kHz，带宽1.5kHz，相位裕量：45°
3、ADF4154小数分频锁相源
fREF＝12.8MHz，带宽8kHz，相位裕量：45°
4、ADF4001参考时钟源 步进：40kHz，VC-TCXO10MHz
环路滤波器
• 在选定参考信号、鉴相器以及VCO 的前提下，那么环路滤波器的设计 对信号的指标就起着关键的作用。 本公司通用的环路滤波器为无源三 阶环，并在滤波器后加一个1μH的 电感以防止其它高频信号的串扰。 环路滤波器利用ADIsimPLL软件， 采用相位裕量设计法，只要给定环 路带宽和相位裕量就能设计环路滤 波器。环路带宽一般取1/10-1/20 fRES，相位裕量30º ,一般取 -60º 45º 。 需要说明的是，不应刻意拔高环路 滤波器的作用。环路带宽和相位裕 量只要在合理的范围之内，它是不 会影响锁定的，但是会对锁定时间、 相噪和杂散造成一定的影响。
•
•
谢谢！欢迎提问。
锁相环原理及使用
• 锁相环(Phase Locked Loop，PLL)是一个 相位负反馈环路，它利用标准的参考信号， 通过改变分频比，从而可以方便地产生一 系列高质量的频率。
• 使用频率最高的一个词： 环路带宽
锁相环PLL原理与应用
"2 "
V V
2—9KHZ频率合成器
9V 100K 10K 47n
16 13 9
晶振
14
40 46
Uo 4
1K Hz
3
11
67 5 8
10 0K
1n
9V
3 16 RE SET
14
15
40 17
8
13
2 4 7 10 1 5 6 9 11
X2 X4 X6 X8 X1 X3 X5 X7 X9
3）拨盘开关式1—999KHZ
百位
A VD D
4X 100 K
8421
十位
A VD D
4X 100 K
8421
个位
A VD D
4）健盘置数式1—999KHZ频率合 成器 （P12）
• 就是用数字健盘以及某些数字IC替代拨盘 V开关构成1——999KHZ频率合成器。最终
应做到：当顺序按键盘旳任意三个健（如 5.9.2）时，则输出信号旳频率就为592KHz。 置数部分旳框图如图
捕获带旳测量
• 环路失锁后，缓慢变化信号源频率， 从高端或低端向４０４６Ａ旳中心 频率接近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 获带ΔfP ＝ fPH－fPL。
f H f P fL f o L P f H H f H
ωn、ξ旳测量 P（8）
9V
9V
10K
W1
10K
16 15 14 13 12 11 10
9
晶振
14
4
OU T
1K Hz
PD 2
40 46
VC O
3
8
5 11 6
7
V V
2—9KHZ频率合成器
9V 100K 10K 47n
16 13 9
晶振
14
40 46
Uo 4
1K Hz
3
11
67 5 8
10 0K
1n
9V
3 16 RE SET
14
15
40 17
8
13
2 4 7 10 1 5 6 9 11
X2 X4 X6 X8 X1 X3 X5 X7 X9
3）拨盘开关式1—999KHZ
百位
A VD D
4X 100 K
8421
十位
A VD D
4X 100 K
8421
个位
A VD D
4）健盘置数式1—999KHZ频率合 成器 （P12）
• 就是用数字健盘以及某些数字IC替代拨盘 V开关构成1——999KHZ频率合成器。最终
应做到：当顺序按键盘旳任意三个健（如 5.9.2）时，则输出信号旳频率就为592KHz。 置数部分旳框图如图
捕获带旳测量
• 环路失锁后，缓慢变化信号源频率， 从高端或低端向４０４６Ａ旳中心 频率接近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 获带ΔfP ＝ fPH－fPL。
f H f P fL f o L P f H H f H
ωn、ξ旳测量 P（8）
9V
9V
10K
W1
10K
16 15 14 13 12 11 10
9
晶振
14
4
OU T
1K Hz
PD 2
40 46
VC O
3
8
5 11 6
7
锁相环的基本原理和应用
锁相环的基本原理和应用1. 什么是锁相环锁相环（Phase-Locked Loop，简称PLL）是一种电路模块，其基本原理是通过对输入信号和参考信号的相位进行比较和调节，以使输出信号与参考信号保持稳定的相位差。
锁相环广泛应用于通信、测量、频率合成等领域，因其能够实现信号调频、时钟控制等功能而备受关注。
2. 锁相环的基本结构锁相环由相位比较器（Phase Comparator）、环路滤波器（Loop Filter）、振荡器（VCO）和分频器（Divider）组成。
其基本结构如下所示：•相位比较器：相位比较器用于比较输入信号和参考信号的相位差，并产生一个与相位差成正比的控制电压。
•环路滤波器：环路滤波器用于平滑相位比较器输出的控制电压，并将其转换成稳定的直流电压。
•振荡器：振荡器根据环路滤波器输出的控制电压来调节其输出频率，使其与参考信号频率保持一致。
•分频器：分频器将振荡器输出的信号进行频率分频，以产生一个与参考信号频率一致且稳定的输出信号。
3. 锁相环的工作过程锁相环的工作过程可以分为四个阶段：捕获（Capture）、跟踪（Track）、保持（Hold）和丢失（Lose）四个阶段。
•捕获阶段：在捕获阶段，锁相环通过不断调节VCO的频率，使其与参考信号频率逐渐接近，并将相位差逐渐减小。
•跟踪阶段：当锁相环的输出频率与参考信号频率相等时，进入跟踪阶段。
在该阶段，VCO的频率和相位与输入信号保持一致。
•保持阶段：在保持阶段，锁相环维持着与输入信号相同的相位和频率。
任何相位和频率的变化都会通过反馈回路进行补偿。
•丢失阶段：如果输入信号的频率超出锁相环的捕获范围，锁相环无法跟踪该信号，进入丢失阶段。
在该阶段，锁相环输出的信号频率与输入信号频率不一致。
4. 锁相环的应用锁相环在各个领域有着广泛的应用，下面列举几个常见的应用：•频率合成器：锁相环可以将稳定的参考频率合成为其他频率，广泛用于通信、雷达、测量等领域。
锁相环的组成和原理及应用
锁相环的组成和原理及应用一.锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环(PLL)。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。
二.锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：(8-4-1)(8-4-2)式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD 为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC(t)。
即uC(t)为：(8-4-3)式中的ωi为输入信号的瞬时振荡角频率，θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即(8-4-4)则，瞬时相位差θd为(8-4-5)对两边求微分，可得频差的关系式为(8-4-6)上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。
一文让你彻底明白“什么是锁相环PLL及其工作原理”
一文让你彻底明白“什么是锁相环PLL及其工作原理”锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于通信、数据传输、时钟同步等领域的电子电路。
它在这些应用中起着重要的作用，可以解决信号同步、频率合成、相位调制等问题。
本文将详细介绍什么是锁相环、它的工作原理，以及一些常见的应用场景。
一、什么是锁相环锁相环是一种反馈控制系统，通过比较输入信号的相位与参考信号的相位之间的差异来调整输出信号的相位和频率，使得输出信号与参考信号保持相位和频率的一致。
原理上，锁相环通过不断采样输入信号，并将其与参考信号进行比较，然后根据比较结果调整输出信号的相位和频率。
通过这种方式，锁相环可以将输入信号的频率和相位稳定在与参考信号一致的状态下。
一般来说，锁相环由锁相检测器、低通滤波器、电压控制振荡器和频率分割器等主要组成。
二、锁相环的工作原理1. 锁相检测器（Phase Detector）：锁相检测器是锁相环的核心部分。
它用于比较输入信号的相位差异，并产生一个误差信号。
常见的锁相检测器有相位比较器、采样比较器等。
相位比较器将输入信号和参考信号进行比较，并输出一个高电平或低电平的信号，表示输入信号相位与参考信号的相位关系。
2. 低通滤波器（Low Pass Filter）：低通滤波器用于平滑锁相检测器输出的误差信号，减小噪声的影响。
它通过将误差信号经过滤波器，然后输出平滑后的信号给电压控制振荡器。
3. 电压控制振荡器（Voltage-Controlled Oscillator，简称VCO）：电压控制振荡器是锁相环的另一个关键组件。
它的输出频率与输入电压成线性关系，即输出频率随着输入电压的变化而变化。
通过改变电压控制振荡器的输入电压，即通过低通滤波器输出的信号，可以调整输出信号的频率，从而使得输出信号与参考信号的频率一致。
4. 频率分割器（Frequency Divider）：频率分割器用于将电压控制振荡器的输出频率分割成较低的频率。
锁相环PLL基本原理
图4-2 基本锁相环框图
第 16 页
鉴相器是相位比较装置，用来比较输入信号ui(t)与压控振荡 器输出信号uo(t) 的相位，它的输出电压ud(t)是对应于这两个信号 相位差的函数。
环路滤波器的作用是滤除ud(t)中的高频分量及噪声，以保 证环路所要求的性能。
压控振荡器受环路滤波器输出电压uc(t)的控制，使振荡 频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO
在锁相频率合成器中，锁相环路具有稳频作用，能够完成频 率的加、减、乘、除等运算，可以作为频率的加减器、倍频器、 分频器等使用。
二、基本锁相环的构成se Detector) 环路滤波器(LF-Loop Filter) 压控振荡器(VOC: Voltage Controlled Oscillater)
高频成分
低频成分
第 21 页
通过环路滤波器，把上式中高频分量滤除。则鉴相器的输出为
u d(t)1 2A m U 1 m U 2 m sin i(t)o(t)
ud(t)Kdsin(t)
式中 Kd 12AmU1mU2m 其中Am 为乘法器的增益系数，量纲为1/V。
(t)i(t)o(t)
锁相环pll基本原理设计与应用第一节反馈控制电路简介第二节自动增益控制电路agc第三节自动频率控制afc电路第四节锁相环路pll基本原理一pll概述二基本锁相环的构成三锁相环的基本原理四锁相环各组成部分分析五环路的锁定捕获和跟踪同步带和捕捉带第六节锁相环路的应用一集成锁相环芯片方波发生器三pll在调制解调技术中的应用四pll在空间技术上的应用五pll在稳频技术中的应用六pll在频率合成器中的应用在无线电技术中为了改善电子设备的性能广泛采用各种的反馈控制电路
输出信号的相位和输入信号的相位保持某种特定的关系，达
第 16 页
鉴相器是相位比较装置，用来比较输入信号ui(t)与压控振荡 器输出信号uo(t) 的相位，它的输出电压ud(t)是对应于这两个信号 相位差的函数。
环路滤波器的作用是滤除ud(t)中的高频分量及噪声，以保 证环路所要求的性能。
压控振荡器受环路滤波器输出电压uc(t)的控制，使振荡 频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO
在锁相频率合成器中，锁相环路具有稳频作用，能够完成频 率的加、减、乘、除等运算，可以作为频率的加减器、倍频器、 分频器等使用。
二、基本锁相环的构成se Detector) 环路滤波器(LF-Loop Filter) 压控振荡器(VOC: Voltage Controlled Oscillater)
高频成分
低频成分
第 21 页
通过环路滤波器，把上式中高频分量滤除。则鉴相器的输出为
u d(t)1 2A m U 1 m U 2 m sin i(t)o(t)
ud(t)Kdsin(t)
式中 Kd 12AmU1mU2m 其中Am 为乘法器的增益系数，量纲为1/V。
(t)i(t)o(t)
锁相环pll基本原理设计与应用第一节反馈控制电路简介第二节自动增益控制电路agc第三节自动频率控制afc电路第四节锁相环路pll基本原理一pll概述二基本锁相环的构成三锁相环的基本原理四锁相环各组成部分分析五环路的锁定捕获和跟踪同步带和捕捉带第六节锁相环路的应用一集成锁相环芯片方波发生器三pll在调制解调技术中的应用四pll在空间技术上的应用五pll在稳频技术中的应用六pll在频率合成器中的应用在无线电技术中为了改善电子设备的性能广泛采用各种的反馈控制电路
输出信号的相位和输入信号的相位保持某种特定的关系，达
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环PLL原理与应用
第一部分：锁相环基本原理
一、锁相环基本组成
二、鉴相器（PD） 三、压控振荡器（VCO） 四、环路滤波器（LPF） 五、固有频率ωn和阻尼系数 的物 理意义
六、同步带和捕捉带
• 第二部分：锁相环实验
• 实验一、PLL参数测试
• 一、压控灵敏度KO的测量 • 二、鉴相灵敏度Kd的测量 • 三、环路开环增益（KH）的测量 • 四、同步带和捕捉带的测量
• • 三．压控振荡器（VCO） （P2） • ωo（t）= ωom + K0 UF（t） • K0——VCO控制特性曲线的斜率，常
称为VCO的控制灵敏度，或称压控灵 敏度。
四、环路滤波器，这里仅讨论 无源比例积分滤波器
• 其传递函数为： R1
KF
(s)
UO (s) Ui (s)
s 2 1 s(1 2 ) 1 Ui
• CD4046原理图
Ui 14
4046
A1 PD1
16 VCC
2
3
4
6
11 7
VCO
12
5
8
PD2
+ A2
-
13 1
9
10
15
实验一、PLL参数测试（P5）
• 一、压控灵敏度KO的测量
9V
9V
1K
1M
10K
10K
16 15 14 13 12 11 10 9 4046
12345678
数字电压表
频率计
• 当信号源的频率突然改变 时（即对应Uj方波的前后 沿），UF都产生一次阻尼 振荡。从阻尼振荡波形可 测出A1、A2、T，并由 A1、A2、T求出PLL的ωn 和ξ
第一部分：锁相环基本原理（P1）
• 一、锁相环基本组成
• 一个典型的锁相环（PLL）系统，是由鉴相 器（PD），压控荡器（VCO）和低通滤波 器（LPF）三个基本电路组成
Ud = Kd (θi–θo)
UF = Ud F（s）
Ui PD
LPF
VCO
Uo
do
dt
KOU F
• 二．鉴相器（PD）
• Ud = Kd *θ • Kd 为鉴相灵敏度
9V
9V
10K
W1
10K
Ui
T
16 15 14 13 12 11 10
9
Ui 100u
4046B
A1
12345678
UF
A2
P（8）
1n
9V
1M
10K
16 15 14 13 12 11 10 9
4046A 12345678
100K
Uf 100K
510 4n7
1n 9V
100K
100K
9V 10K
W2 10K
• 五、 ωn、ξ的测量
实验二、PLL应用实验
• 一、PLL频率合成器实验 • 二、PLL调频（FM）解调 • 三、锁相式双音多频信号
（DTMF）解码器 • 四、 PLL 数字调谐实验 • 五、设计5 / 6分频器
实验目的
• 通过上述实验，使大家对由 模拟电路、数字电路组成的 硬件系统的设计、电路的搭 接、故障的分析判断、故障 的排除得到一次锻炼。
• 但当信号源频率远大于（高端）或远小于 （低端）４０４６Ａ的中心频率时，Ui波 形还保持稳定清晰，但Uo不能保持稳定清 晰，这就是失锁。记下刚出现失锁时的Ui 频率即高端频率fHH和低端频率fHL，则同步 带ΔfH ＝ fHH－fHL 。由于我们用的是 PD1，是异或门相鉴器，当Ui和Uo为分数 倍数关系时，也可能出现两个稳定的波形，
五、系统的固有频率ωn和阻尼系数
的物理意义
（P3）
• 一个ＲＬＣ串联电路，当输入端加一
个阶跃电压时，输出端电压变化有三
种可能 Vo
欠阻尼
L
临界阻尼
R
Vi
Vo
C
过阻尼
t
当锁相环的输入信号的相位有一个 阶跃跳变时，输出信号相位的变化 也有三种情况
Vi
Vo
Qo
欠阻尼
临界阻尼
过阻尼
t
ωn、ξ就是指欠阻尼振荡时的 振荡频率和和阻尼系数
R2
Uo
C
• 式中：τ1 = R1 C
•
τ2 = R2 C
• 当锁相环处于锁定状态时，鉴相器 （PD）的两输入端一定是两个频率 完全一样但有一定相位差的信号。如 果它们的频率不同，则在压控振荡器 （VCO）的输入端一定会产生一个 控制信号使压控振荡器的振荡频率发 生变化，最终使鉴相器（PD）的两 输入信号（一个是锁相环的输入信号 Vi, 一个是压控振荡器的输出信号Vo） 的频率完全一样，则环路系统处于稳 定状态。
ቤተ መጻሕፍቲ ባይዱ
捕捉带
• 失锁时，ωoωi，如果从两个方向 设法改变ωi，使ωi向ωo靠拢，进 而使ωo =（ωi－ωo），当ωo 小到某一数值时，环路则从失锁进 入锁定状态。这个使PLL经过频率 牵引最终导致入锁的频率范围称为 捕捉带ωp。
同步带ωH，捕捉带ωp 和VCO 中 心频率ωo的 关系
o P
H
-
实验原理及步骤 P（4）
1n
二、鉴相灵敏度Kd的测量。
信号源 Ui PD1
4046B
4046A
LPF
+12V
R1
100K 324
+12V Rw -5V
R2 100K
-5V R3
100K
VCO
Uo
三、环路开环增益（KH）的测量
• 当鉴相器比较两同相信号时，UF = 0，VC0 振荡于fmin; 当鉴相器比较两反相信号时， UF = VDD，VCO振荡于fmax
六、锁相环的同步和捕捉
• 同步状态：锁相环的输出频率（或 VCO的频率）ωo能跟踪输入频率 ωi的工作状态，称为同步状态（或 锁定状态），在同步状态下，始终 有ωo = ωi。这时如果用示波器观 察Vi与Vo,即使单路触发，两个波 形都是清晰稳定的。
Vi
Vo
• 同步带：在锁相环保持同步的
条件下，输入频率ωi的最大变 化范围，称为同步带宽，用 ωH 表示。超出此范围，环路 则失锁。
这种情况应认为是“失锁”。只有出现两 个同频的稳定波形时才认为是“锁定
捕捉带的测量
• 环路失锁后，缓慢改变信号源频率，
从高端或低端向４０４６Ａ的中心
频率靠近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 捉带ΔfP ＝ fPH－fPL。
fHL fPL
fo
fPH fHH
f
ωn、ξ的测量
• 在理想情况下 • KH = 2(fmax - fmin)
Ui1
PD1
LPF
VCO Uo
Ui2
同步带的测量
• 调信号源（图11）频率约为４０４６ Ａ的中心频率。示波器分别测Ui和Uo， 并以Ui作为示波器的触发同步信号， 频率计测Ui，这时示波器可显示两个 稳定的波形，即Ui和Uo是锁定的。在 一定范围内缓慢改变信号源频率，可 看到两个波形的频率同时变化，且都 保持稳定清晰，这就是跟踪。
第一部分：锁相环基本原理
一、锁相环基本组成
二、鉴相器（PD） 三、压控振荡器（VCO） 四、环路滤波器（LPF） 五、固有频率ωn和阻尼系数 的物 理意义
六、同步带和捕捉带
• 第二部分：锁相环实验
• 实验一、PLL参数测试
• 一、压控灵敏度KO的测量 • 二、鉴相灵敏度Kd的测量 • 三、环路开环增益（KH）的测量 • 四、同步带和捕捉带的测量
• • 三．压控振荡器（VCO） （P2） • ωo（t）= ωom + K0 UF（t） • K0——VCO控制特性曲线的斜率，常
称为VCO的控制灵敏度，或称压控灵 敏度。
四、环路滤波器，这里仅讨论 无源比例积分滤波器
• 其传递函数为： R1
KF
(s)
UO (s) Ui (s)
s 2 1 s(1 2 ) 1 Ui
• CD4046原理图
Ui 14
4046
A1 PD1
16 VCC
2
3
4
6
11 7
VCO
12
5
8
PD2
+ A2
-
13 1
9
10
15
实验一、PLL参数测试（P5）
• 一、压控灵敏度KO的测量
9V
9V
1K
1M
10K
10K
16 15 14 13 12 11 10 9 4046
12345678
数字电压表
频率计
• 当信号源的频率突然改变 时（即对应Uj方波的前后 沿），UF都产生一次阻尼 振荡。从阻尼振荡波形可 测出A1、A2、T，并由 A1、A2、T求出PLL的ωn 和ξ
第一部分：锁相环基本原理（P1）
• 一、锁相环基本组成
• 一个典型的锁相环（PLL）系统，是由鉴相 器（PD），压控荡器（VCO）和低通滤波 器（LPF）三个基本电路组成
Ud = Kd (θi–θo)
UF = Ud F（s）
Ui PD
LPF
VCO
Uo
do
dt
KOU F
• 二．鉴相器（PD）
• Ud = Kd *θ • Kd 为鉴相灵敏度
9V
9V
10K
W1
10K
Ui
T
16 15 14 13 12 11 10
9
Ui 100u
4046B
A1
12345678
UF
A2
P（8）
1n
9V
1M
10K
16 15 14 13 12 11 10 9
4046A 12345678
100K
Uf 100K
510 4n7
1n 9V
100K
100K
9V 10K
W2 10K
• 五、 ωn、ξ的测量
实验二、PLL应用实验
• 一、PLL频率合成器实验 • 二、PLL调频（FM）解调 • 三、锁相式双音多频信号
（DTMF）解码器 • 四、 PLL 数字调谐实验 • 五、设计5 / 6分频器
实验目的
• 通过上述实验，使大家对由 模拟电路、数字电路组成的 硬件系统的设计、电路的搭 接、故障的分析判断、故障 的排除得到一次锻炼。
• 但当信号源频率远大于（高端）或远小于 （低端）４０４６Ａ的中心频率时，Ui波 形还保持稳定清晰，但Uo不能保持稳定清 晰，这就是失锁。记下刚出现失锁时的Ui 频率即高端频率fHH和低端频率fHL，则同步 带ΔfH ＝ fHH－fHL 。由于我们用的是 PD1，是异或门相鉴器，当Ui和Uo为分数 倍数关系时，也可能出现两个稳定的波形，
五、系统的固有频率ωn和阻尼系数
的物理意义
（P3）
• 一个ＲＬＣ串联电路，当输入端加一
个阶跃电压时，输出端电压变化有三
种可能 Vo
欠阻尼
L
临界阻尼
R
Vi
Vo
C
过阻尼
t
当锁相环的输入信号的相位有一个 阶跃跳变时，输出信号相位的变化 也有三种情况
Vi
Vo
Qo
欠阻尼
临界阻尼
过阻尼
t
ωn、ξ就是指欠阻尼振荡时的 振荡频率和和阻尼系数
R2
Uo
C
• 式中：τ1 = R1 C
•
τ2 = R2 C
• 当锁相环处于锁定状态时，鉴相器 （PD）的两输入端一定是两个频率 完全一样但有一定相位差的信号。如 果它们的频率不同，则在压控振荡器 （VCO）的输入端一定会产生一个 控制信号使压控振荡器的振荡频率发 生变化，最终使鉴相器（PD）的两 输入信号（一个是锁相环的输入信号 Vi, 一个是压控振荡器的输出信号Vo） 的频率完全一样，则环路系统处于稳 定状态。
ቤተ መጻሕፍቲ ባይዱ
捕捉带
• 失锁时，ωoωi，如果从两个方向 设法改变ωi，使ωi向ωo靠拢，进 而使ωo =（ωi－ωo），当ωo 小到某一数值时，环路则从失锁进 入锁定状态。这个使PLL经过频率 牵引最终导致入锁的频率范围称为 捕捉带ωp。
同步带ωH，捕捉带ωp 和VCO 中 心频率ωo的 关系
o P
H
-
实验原理及步骤 P（4）
1n
二、鉴相灵敏度Kd的测量。
信号源 Ui PD1
4046B
4046A
LPF
+12V
R1
100K 324
+12V Rw -5V
R2 100K
-5V R3
100K
VCO
Uo
三、环路开环增益（KH）的测量
• 当鉴相器比较两同相信号时，UF = 0，VC0 振荡于fmin; 当鉴相器比较两反相信号时， UF = VDD，VCO振荡于fmax
六、锁相环的同步和捕捉
• 同步状态：锁相环的输出频率（或 VCO的频率）ωo能跟踪输入频率 ωi的工作状态，称为同步状态（或 锁定状态），在同步状态下，始终 有ωo = ωi。这时如果用示波器观 察Vi与Vo,即使单路触发，两个波 形都是清晰稳定的。
Vi
Vo
• 同步带：在锁相环保持同步的
条件下，输入频率ωi的最大变 化范围，称为同步带宽，用 ωH 表示。超出此范围，环路 则失锁。
这种情况应认为是“失锁”。只有出现两 个同频的稳定波形时才认为是“锁定
捕捉带的测量
• 环路失锁后，缓慢改变信号源频率，
从高端或低端向４０４６Ａ的中心
频率靠近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 捉带ΔfP ＝ fPH－fPL。
fHL fPL
fo
fPH fHH
f
ωn、ξ的测量
• 在理想情况下 • KH = 2(fmax - fmin)
Ui1
PD1
LPF
VCO Uo
Ui2
同步带的测量
• 调信号源（图11）频率约为４０４６ Ａ的中心频率。示波器分别测Ui和Uo， 并以Ui作为示波器的触发同步信号， 频率计测Ui，这时示波器可显示两个 稳定的波形，即Ui和Uo是锁定的。在 一定范围内缓慢改变信号源频率，可 看到两个波形的频率同时变化，且都 保持稳定清晰，这就是跟踪。