华中科技大学电子技术基础 数字部分 课件
- 格式：pdf
- 大小：952.15 KB
- 文档页数：88
下载文档原格式
合集下载
《电子技术基础》教学课件PPT
－
不论是N型半导体还是P型半导体，其中的多子和少子的 移动都能形成电流。但是，由于多子的数量远大于少子的 数量，因此起主要导电作用的是多数载流子。
注意：
掺入杂质后虽然形成了N型或P型半导体，但整个半 导体晶体仍然呈电中性。
一般可近似认为多数载流子的数量与杂质的浓度相等。
P型半导体中的空穴多于自由电子，是否意味着带正电？
光敏性——半导体受光照后，其导电能力大大增强；
热敏性——受温度的影响，半导体导电能力变化很大；
掺杂性——在半导体中掺入少量特殊杂质，其导电 能力极大地增强；
半导体材料的独特性能是由其内部的导电机理所决定的。
3. 本征半导体
最常用的半导体为硅(Si)和锗(Ge)。它们的共同特征是四价 元素，即每个原子最外层电子数为4个。
原子核
＋
导体的特点：
内部含有大量的自由电子
（2） 绝缘体
绝缘体的最外层电子数一般为6~8个，且距原子核较近，因此受原子核的束缚力较强而不易挣脱其束缚。 常温下绝缘体内部几乎不存在自由电子，因此导电能力极差或不导电。 常用的绝缘体材料有橡胶、云母、陶瓷等。
原子核
＋
绝缘体的特点：
1. 半导体中少子的浓度虽然很低 ，但少子对温度非常敏感，因此温度对半导体器件的性能影响很大。而多子因浓度基本上等于杂质原子的掺杂浓度，所以说多子的数量基本上不受温度的影响。
4. PN结的单向导电性是指：PN结正向偏置时，呈现的电阻很小几乎为零，因此多子构成的扩散电流极易通过PN结；PN结反向偏置时，呈现的电阻趋近于无穷大，因此电流无法通过被阻断。
半导体的导电机理与金属导体导电机理有本质上的区别： 金属导体中只有自由电子一种载流子参与导电；而半导体中 则是由本征激发产生的自由电子和复合运动产生的空穴两种 载流子同时参与导电。两种载流子电量相等、符号相反，电 流的方向为空穴载流子的方向即自由电子载流子的反方向。
电子技术基础(数字部分 第五版 康华光)华中科大课件第四章节
A0 A0 1 A1 A1 1
& Y1 Y1 & Y2 Y2 & Y3 Y3
7
4.4.2 译码器/数据分配器 (b) 74HC138(74LS138)集成译码器
E3
Y0
E2
Y1
E1
Y2
74HC138 Y3
Y4
A0
Y5
A1
Y6
A2
Y7
示意框图
A0 1 A1 2 A2 3
E1 4
E2 5 E3 6
Y7 7 GND 8
译码器的应用
1、已知下图所示电路的输入 信号的波形试画出译码器输E
出的波形。
A
+5V
E3
Y0
E
E2
Y1
E1
Y2
74HC138 Y3
Y4
A B C
A0 A1 A2
Y5 Y6 Y7
B
Y0 C
Y1 Y0
Y2 Y1
Y3 Y4
Y5
Y2 Y3
Y6 Y4
Y7 Y5
Y6
Y7 12
4.4.2 译码器/数据分配器
3、用译码器实现逻辑函数。 当E3 =1 ，E2 = E1 = 0时
&
Y6
&
&
Y7
8个译码 输出端
9
4.4.2 译码器/数据分配器
74HC138集成译码器功能表
输
入
输
出
E3 E 2 E 1 A2 A1 A0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
×H××××HHHHHHHH ×XH×××HHHHHHHH L×××××HHHHHHHH HL L L L L LHHHHHHH HL L L LHHLHHHHHH HL L LHLHHLHHHHH HL L LHHHHHLHHHH HL LHL LHHHHLHHH HL LHLHHHHHHLHH HL LHHLHHHHHHLH HL LHHHHHHHHHHL
电子技术基础(数字部分)_数电_(第五版)康华光主编[1]
![电子技术基础(数字部分)_数电_(第五版)康华光主编[1]](https://img.taocdn.com/s1/m/66203cec551810a6f5248631.png)
EDA技术以计算机为基本工具、借助于软件设计平台，自动完成数 字系统的仿真、逻辑综合、布局布线等工作。最后下载到芯片，实
现系统功能。使硬件设计软件化。
1、设计： 在计算机上利用软件平台进行设计 原理图设计 设计方法 VerlogHDL语言设计 状态机设计
1.1.2、数字集成电路的分类及特点
1、数字集成电路的分类 根据电路的结构特点及其对输入信号的响应规则的不同， --数字电路可分为组合逻辑电路和时序逻辑电路。
nnbbbbn????????????????????????????????????????????22221n1n2211d对于二进制的小数部分可写成1n2n1n1201d22222??????????????????????????????????????????????nbbbbn将上式两边分别乘以2得1?b由此可见将十进制小数乘以2所得乘积的整数即为不难推知将十进制小数每次除去上次所得积中的整数再乘以2直到满足误差要求进行四舍五入为止就可完成由十进制小数转换成二进制小数
系数 一般表达式: 各位的权都是10的幂。
( N )D K i 10i
i
位权Βιβλιοθήκη 任意进制数的一般表达式为:
(N) r K i r i
i
1.2.2 二进制
1、二进制数的表示方法 二进制数只有0、1两个数码，进位规律是：“逢二进一” .
例如：1+1= 10 = 1×21
b. 小数的转换: 对于二进制的小数部分可写成
( N ) D b1 2 1 b 2 2 2 b (n 1) 2 (n 1) b n 2 n
将上式两边分别乘以2，得
2 ( N ) D b1 2 0 b 2 2 1 b(n 1) 2 (n 2) b n 2 (n 1)
现系统功能。使硬件设计软件化。
1、设计： 在计算机上利用软件平台进行设计 原理图设计 设计方法 VerlogHDL语言设计 状态机设计
1.1.2、数字集成电路的分类及特点
1、数字集成电路的分类 根据电路的结构特点及其对输入信号的响应规则的不同， --数字电路可分为组合逻辑电路和时序逻辑电路。
nnbbbbn????????????????????????????????????????????22221n1n2211d对于二进制的小数部分可写成1n2n1n1201d22222??????????????????????????????????????????????nbbbbn将上式两边分别乘以2得1?b由此可见将十进制小数乘以2所得乘积的整数即为不难推知将十进制小数每次除去上次所得积中的整数再乘以2直到满足误差要求进行四舍五入为止就可完成由十进制小数转换成二进制小数
系数 一般表达式: 各位的权都是10的幂。
( N )D K i 10i
i
位权Βιβλιοθήκη 任意进制数的一般表达式为:
(N) r K i r i
i
1.2.2 二进制
1、二进制数的表示方法 二进制数只有0、1两个数码，进位规律是：“逢二进一” .
例如：1+1= 10 = 1×21
b. 小数的转换: 对于二进制的小数部分可写成
( N ) D b1 2 1 b 2 2 2 b (n 1) 2 (n 1) b n 2 n
将上式两边分别乘以2，得
2 ( N ) D b1 2 0 b 2 2 1 b(n 1) 2 (n 2) b n 2 (n 1)
华中科技大学电子技术数字部分课件3-1
8
3.1.3 逻辑函数的代数变换
例，试用逻辑电路来实现逻辑函数 L=A· AB+B· AB a. 直接用与非门、与 门、或非门实现
& A B & AB & A B & 1 1 & &
9
≥1
AB
b.代数变换后，用与非门实现 L=AB(A+B)=AB · A B
c. 代数变换后，用同或门实现
L = A • AB + B • AB = A( A + B) + B( A + B)
A 1 &
AB
≥1
= AB + AB
AB + AB
L A B
B
1 &
L
AB
结论： 以上均为同或门的逻辑电路和表达式，可
见，一个逻辑问题对应的真值表是唯一的，但实 现它的逻辑电路是多样的，可根据手头器件，通 过逻辑表达式的变换来实现。
10
3.1.4 逻辑函数的化简
同一个逻辑函数可以有多个不同的逻辑表达式， 例如： L1= AB+AC
----------------------------------------“与或表达式” “或与表达式” “与非-与非表达式” “或非-或非表达式” “与-或-非表达式”
11
L2=( A+C ) (A+B) L3= AB · AC L4 =( A+C )+ (A+B) L5 = AB + A C
=AB + A C + ABC + A BC
= ( AB + ABC ) + ( A C + A C B)
3.1.3 逻辑函数的代数变换
例，试用逻辑电路来实现逻辑函数 L=A· AB+B· AB a. 直接用与非门、与 门、或非门实现
& A B & AB & A B & 1 1 & &
9
≥1
AB
b.代数变换后，用与非门实现 L=AB(A+B)=AB · A B
c. 代数变换后，用同或门实现
L = A • AB + B • AB = A( A + B) + B( A + B)
A 1 &
AB
≥1
= AB + AB
AB + AB
L A B
B
1 &
L
AB
结论： 以上均为同或门的逻辑电路和表达式，可
见，一个逻辑问题对应的真值表是唯一的，但实 现它的逻辑电路是多样的，可根据手头器件，通 过逻辑表达式的变换来实现。
10
3.1.4 逻辑函数的化简
同一个逻辑函数可以有多个不同的逻辑表达式， 例如： L1= AB+AC
----------------------------------------“与或表达式” “或与表达式” “与非-与非表达式” “或非-或非表达式” “与-或-非表达式”
11
L2=( A+C ) (A+B) L3= AB · AC L4 =( A+C )+ (A+B) L5 = AB + A C
=AB + A C + ABC + A BC
= ( AB + ABC ) + ( A C + A C B)
华中科技大学模拟电子技术基础课件ch01
电压增益
+ vs – Rs + vi – Ri – + Avo vi Ro + vo – RL
Ri —— 输入电阻 Ro —— 输出电阻
由输出回路得
RL vo = Avo vi Ro + RL
RL ↓
则电压增益为
vo RL = Avo Av = vi Ro + RL
由此可见
Av ↓
要想减小负载的影响，则希望…？ （考虑改变放大电路的参数） 理想情况 Ro = 0
华中科技大学电信系
张林
1.4 放大电路模型
A. 电压放大模型
另一方面，考虑到 输入回路对信号源的 衰减
+ vs – Rs + vi – Ri – + Avo vi Ro + vo – RL
Ri 有 vi = vs Rs + Ri
ii is Rs Ri Ais ii Ro io RL
电流放大模型
华中科技大学电信系 张林
1.4 放大电路模型
B. 电流放大模型 Ais ——负载短路时的
电流增益 由输出回路得
is Rs ii Ri Ais ii Ro io RL
Ro io = Ais ii Ro + RL io Ro 则电流增益为 Ai = = Ais ii Ro + RL
f L — —下限频率 称为带宽 BW = f H − f L 当 f H >> f L时， BW ≈ f H
20lg|AV|/dB
中频区
高频区
3dB
低频区40 直流放大电路的幅频响应与
20
高频区 3dB 20lg|AV|/dB 低频通带区
+ vs – Rs + vi – Ri – + Avo vi Ro + vo – RL
Ri —— 输入电阻 Ro —— 输出电阻
由输出回路得
RL vo = Avo vi Ro + RL
RL ↓
则电压增益为
vo RL = Avo Av = vi Ro + RL
由此可见
Av ↓
要想减小负载的影响，则希望…？ （考虑改变放大电路的参数） 理想情况 Ro = 0
华中科技大学电信系
张林
1.4 放大电路模型
A. 电压放大模型
另一方面，考虑到 输入回路对信号源的 衰减
+ vs – Rs + vi – Ri – + Avo vi Ro + vo – RL
Ri 有 vi = vs Rs + Ri
ii is Rs Ri Ais ii Ro io RL
电流放大模型
华中科技大学电信系 张林
1.4 放大电路模型
B. 电流放大模型 Ais ——负载短路时的
电流增益 由输出回路得
is Rs ii Ri Ais ii Ro io RL
Ro io = Ais ii Ro + RL io Ro 则电流增益为 Ai = = Ais ii Ro + RL
f L — —下限频率 称为带宽 BW = f H − f L 当 f H >> f L时， BW ≈ f H
20lg|AV|/dB
中频区
高频区
3dB
低频区40 直流放大电路的幅频响应与
20
高频区 3dB 20lg|AV|/dB 低频通带区
电子技术基础-数字部分康光华主编课件
自顶向下设计方法
从整体到局部，逐层细化，将复 杂系统分解为简单子系统。
自底向上设计方法
从局部到整体，先设计好底层模块， 再逐步向上集成。
IP核复用技术
利用已有的IP核（知识产权核）进 行系统设计，提高设计效率。
数字系统应用举例：交通信号灯控制系统
交通信号灯控制逻辑
01
根据交通规则和车流量情况，设计信号灯的控制逻辑。
硬件电路设计
02
包括信号灯驱动电路、传感器接口电路等。
软件编程实现
03
使用VHDL或Verilog等硬件描述语言进行编程实现。
数字系统应用举例：电子密码锁控制系统
密码锁控制逻辑
根据密码输入情况，控制锁的开 启或关闭。
硬件电路设计
包括键盘输入电路、显示电路、 锁控电路等。
软件编程实现
使用嵌入式C语言或汇编语言进 行编程实现。
课件按照教材的章节结构进行编排，包括数字电路基 础、组合逻辑电路、时序逻辑电路、半导体存储器、
可编程逻辑器件、数字系统等章节。
输标02入题
每章包括本章导读、知识点讲解、例题解析、习题练 习等部分，内容丰富、详实。
01
课件还提供了丰富的实验和实践内容，帮助学生更好 地掌握数字电路的知识和技能。
04
非易失性，即断电后数据不会丢失。
02 03
ROM的工作原理
ROM在制造过程中将信息以掩膜方式写入，用户只能读取不能修改。 根据写入方式的不同，ROM可分为掩膜ROM、可编程ROM （PROM）、可擦除可编程ROM（EPROM）等。
ROM的应用领域
ROM广泛应用于计算机启动程序、设备驱动程序、嵌入式系统等领域， 用于存储固定不变的信息。
从整体到局部，逐层细化，将复 杂系统分解为简单子系统。
自底向上设计方法
从局部到整体，先设计好底层模块， 再逐步向上集成。
IP核复用技术
利用已有的IP核（知识产权核）进 行系统设计，提高设计效率。
数字系统应用举例：交通信号灯控制系统
交通信号灯控制逻辑
01
根据交通规则和车流量情况，设计信号灯的控制逻辑。
硬件电路设计
02
包括信号灯驱动电路、传感器接口电路等。
软件编程实现
03
使用VHDL或Verilog等硬件描述语言进行编程实现。
数字系统应用举例：电子密码锁控制系统
密码锁控制逻辑
根据密码输入情况，控制锁的开 启或关闭。
硬件电路设计
包括键盘输入电路、显示电路、 锁控电路等。
软件编程实现
使用嵌入式C语言或汇编语言进 行编程实现。
课件按照教材的章节结构进行编排，包括数字电路基 础、组合逻辑电路、时序逻辑电路、半导体存储器、
可编程逻辑器件、数字系统等章节。
输标02入题
每章包括本章导读、知识点讲解、例题解析、习题练 习等部分，内容丰富、详实。
01
课件还提供了丰富的实验和实践内容，帮助学生更好 地掌握数字电路的知识和技能。
04
非易失性，即断电后数据不会丢失。
02 03
ROM的工作原理
ROM在制造过程中将信息以掩膜方式写入，用户只能读取不能修改。 根据写入方式的不同，ROM可分为掩膜ROM、可编程ROM （PROM）、可擦除可编程ROM（EPROM）等。
ROM的应用领域
ROM广泛应用于计算机启动程序、设备驱动程序、嵌入式系统等领域， 用于存储固定不变的信息。
电子技术基础—数字部分ppt课件
表8-2 八种波形及存储器地址空间分配情况
S3 S2 S1 00 0 001
010
┇
111
10/13/2023
波形 正弦波 锯齿波 三角波
┇ 阶梯波
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 H~ 0 FFH 1 0 0 H~ 1 FFH 2 0 0 H~ 2FFH ┇ 7 0 0 H~ 7 FFH
11
波形选 择开关
存八种 波形的
数据
经8位 DAC转
换成模
拟电压。
10/13/2023
图8-13 八种波形发生器电路图
256进 制计数
器
S1 、S2和S3 ：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H~ FFH不断作周期性的计数，则相应波形的编码数据便 依次出现在数据线D0~D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
10/13/2023
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的
电池后备供电的静态读写存储器。 它以高容量长寿命锂电池为后备电源，在低功
10/13/2023
图8-14 三角波细分图
14
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址A10A9A8取为0，则该三角波占用的地址空间为000H ~0FFH，共256个。
表8-3 三角波存储表
S3 S2 S1 00 0 001
010
┇
111
10/13/2023
波形 正弦波 锯齿波 三角波
┇ 阶梯波
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 H~ 0 FFH 1 0 0 H~ 1 FFH 2 0 0 H~ 2FFH ┇ 7 0 0 H~ 7 FFH
11
波形选 择开关
存八种 波形的
数据
经8位 DAC转
换成模
拟电压。
10/13/2023
图8-13 八种波形发生器电路图
256进 制计数
器
S1 、S2和S3 ：波形选择开关。 两个16进制计数器在CP脉冲的作用下，从00H~ FFH不断作周期性的计数，则相应波形的编码数据便 依次出现在数据线D0~D7上，经D/A转换后便可在输 出端得到相应波形的模拟电压输出波形。
单片容量已达64MB，并正在开发256MB的快闪 存储器。可重写编程的次数已达100万次。
10/13/2023
16
已越来越多地取代EPROM，并广泛应用于通信 设备、办公设备、医疗设备、工业控制等领域。
3. 非易失性静态读写存储器NVSRAM
由美国Dallas半导体公司推出，为封装一体化的
电池后备供电的静态读写存储器。 它以高容量长寿命锂电池为后备电源，在低功
10/13/2023
图8-14 三角波细分图
14
将这255个二进制数通过用户编程的方法，写入 对应的存储单元，如表8-3所示。将2716的高三位地 址A10A9A8取为0，则该三角波占用的地址空间为000H ~0FFH，共256个。
表8-3 三角波存储表
电子技术基础—数字部分康光华主编课件
2
5.4.3 计数器的应用实例
1. 构成分频器
分频器可用来降低信号的频率，是数字系统中常
用的电路。 分频器的输入信号频率fI与输出信号频率fO之比称 为分频比N。N进制计数器可实现N分频器。 程序分频器是指分频比N随输入置数的变化而改变
的分频器。用集成计数器实现的程序分频器，在通信、
雷达和自动控制系以构成程序分频器。
表5-14 74LS161的功能表
清零功能 最优先 同步并 行置数 CO= Q3 Q2 Q1 Q0 CTT CP上升 沿有效
2019/2/22 4
分频 器的 输出 当前置数值S7S6S5S4S3S2S1S0为10000011 ， 信号fO 则该程序分频器的分频比N=？ 132＝8×16＋3＋1 接成减法计数器 （U/D＝0）
2019/2/22 14
2019/2/22
11
例如，需要在一段时间内多次测量恒温室的 温度误差是否在规定的范围内。 若从计数器清0开始到7个时钟脉冲过后，一直 有DA>DB，计数器做加法，从0001计到0111状态， 则计数器输出Q3 Q2Q1Q0为0111； 反之，若一直有DA<DB，计数器做减法，从 1111计到1001状态，则计数器输出为1001( 1001状 态是－7的补码)。 7个脉冲过后，CR信号使计数器清0，准备下 一次比较。 在7个脉冲的作用期间，计数器输出的正常值 应在一7～＋7之间变化。
（ 1 8）将电路按功能划分成 进制计数器 计数器 译码器 3个功能块 输出译码电路 门电路 2019/2/22 8
（3）分析总体逻辑功能,画出电路的工作波形。
在CP作用下，计数器循环计数，输出信号R持 续30S，Y持续10S，G持续30 S，Y持续10S，周而复 始。总体电路逻辑功能为交通灯控制电路。 该电路只是原理性的，与实用的电路有较大差 距。实际的交通灯，黄灯（Y）通常只亮1～2秒，而 红灯（R）和绿灯（G）通常要亮60秒左右，故其控 制电路要复杂一些。读者可自行设计实际的交通灯 控制电路。
华中科技大学电子技术基础(数字部分)课件2
结合律：A + B + C = (A + B) + C 分配律： ( B + C ) = AB + AC A
重叠律： 反演律： 吸收律
A+A=A A+B=A· B
A ·A=A AB = A + B
A + A ⋅ B＝A
A + A ⋅ B＝A + B
A ⋅ ( A + B)＝A
( A + B) ⋅ ( A + C) ＝A + BC
逻辑代数
逻辑代数的基本定律和恒等式 逻辑代数的基本规则 逻辑函数的变换及代数化简法
2.1
逻辑代数
逻辑代数又称布尔代数,是英国数学家George · Boole 在1849年提 出的。它是分析和设计现代数字逻辑电路不可缺少的数学工具。 逻辑代数有一系列的定律、定理和规则，用它们对数学表达式进 行处理，可以完成对逻辑电路的化简、变换、分析和设计。 • 逻辑关系指的是事件产生的条件和结果之间的因果关系。在数 字电路中往往是将事情的条件作为输入信号，而结果用输出信号 表示。条件和结果的两种对立状态分别用逻辑“1” 和“0”表示。
L = A B + A BCD ( E + F ) = A B
消去法：A + A B = A + B L = AB + A C + B C = AB + ( A + B )C A + B = AB
= AB + ABC = AB + C
A+AB=A+B
配项法： + A = 1 A L = AB + A C + BC = AB + A C + ( A + A )BC
华中科技大学数字电子技术第1章 数字逻辑基础
二进制数 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
5421码 0 1 2 3 4
5 6 7 8 9
第1章 数字逻辑基础
第1章 数字逻辑基础
余 3码 余 3 码是8421 BCD码的每个码组 加 3 (0011)形成的。 余 3 码也具有对 9 互补的特点，即它也是一种 9 的自 补码，所以也常用于BCD码的运算电 路中。
2
第1章 数字逻辑基础
第1章 数字逻辑基础
二进制 数码为 0、1，基数是2。计数规律为逢二进一，即：1＋ 1 ＝ 10，二进制数的权展开式： 如： (101.01)2＝ 1×22＋ 0×21＋ 1× 20＋ 0× 2－ 1＋1× 2－ 2 ＝ (5.25)10 二进制数只有0和 1两个数码，它的每一位都可以用电子元 件来实现，且运算规则简单，相应的运算电路也容易实现。 运算规则 加法规则： 0+0=0， 0+1=1， 1+0=1， 1+1=10 乘法规则： 0.0=0， 0.1=0 ， 1.0=0， 1.1=1
二进制数 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
2421码 0 1 2 3 4
5421 BCD码 5421BCD码是有权码，各位的权 值分别为5， 4，2， 1。
5 6 7 8 9
十进制 数码为 0～9，基数是10。计数规律为逢十进一，十进制数 的权展开式： 103、 102、 101、 100称 ５×１０３＝５０００ 为十进制的权。各数 ２ ５×１０ ＝ ５００ 位的权是10的幂。 任意一个十进制数都 可以表示为各个数位 上的数码与其对应的 ５ ５ ５ ５ ＝５５５５ 权的乘积之和，称权 展开式。 同样的数码在不同的数位上代表的数值不同。 ５×１００＝ ＋ ５ 即： (5555)10＝5× 103 ＋ 5×102＋ 5×101＋ 5×100 ５×１０１＝ ５０
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如N个NMOS 管串联?
与非门
A& B
Y = AB
2. CMOS 与门 Y = AB = AB
+VDD
vO / V
TP
VDD A B
电压传输特性
+
vI
-
iD
vO
TN
C
0
DE F
VTH
vI / V
CA阈DB值、段电E：F压：段：
iD / mA
C D 电流传输特性
管截的止T漏状VNT、极态HTT=电，Np0、流均故.5T达导VPi总DD到通D≈有最，0一大流。个值过为两iD = iD（（maVx)D。D = 3 ~ 18 V）
P 沟道增强型 MOS 管: VGS <0
VGS > VTP VGS < VTP
MOS管导通 MOS管截止
5). MOS管的开关作用
a)N 沟道增强型 MOS 管)：
+VDD 导通
截止
RD
D G
vD
ROON约在1k以
内，与GVGS的
vO
vI
D vO vI
B
v CI RON 大小有关. CI
I
G 栅极S与衬底之间存
VNL =VIL(max)－VOL(max)
VOH VOH min
VIH
VNH
驱动门
VIH min负载门
VIL max
VOL V maxNL
VOL
VIL
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
CMOS电路传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
3 逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 正负逻辑问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用HDL描述逻辑门电路
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
增强型 耗尽型
增强型 耗尽型
耗尽型场效应管:VGS = 0时漏源间存在导电沟道的MOS管 增强型场效应管:VGS = 0时漏源间不存在导电沟道的MOS管
N 沟道增强型 MOS 场效应管 1. 结构
源极
栅极 漏极
S
SiO2 G
D
D
N+
N+
P 型衬底
G S
P 沟道增强型 MOS 场效应管
源极 S
栅极 SiO2 G
+VDD
+ vI
-
TP iD
vO
TN
vO /V
VDD A B C
转折电压
0
DE F
VTH
vI /V
VTN
VTP
TNCDB、DECT、AT段段PPBE:：均：F段导工v段：通I 作v>：Ivv⇒vOI在=T<=N截0饱V.,V5止T和DVNTvDD区O，ND、略T导,TNi下D通N: v≈截降截（O0↓止。止，可↓、变⇒⇒功T电耗导iPD阻导极通↑区通=小）i，。D(m，ax)。
vI 1
负载门 G2
+VDD
vI
输入
高电平
VIH(min)
VIL(max)
输入 低电平
0 G2 门 vI 范围
不稳定区
低电平
0
vI /V
输入低电平的上限值
VIL(max)
输入高电平的下限值
VIL(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
2. 噪声容限
噪声容限：在保证输出电平不变的条件下，输入电平允
IOH= nIIH
IIH …
拉电流
1
IIH
n个
N OH
=
IOH (驱 动 门 ) I IH (负 载 门 )
如NOH= NOL则取两者的最小值为门的扇出系数
各类数字集成电路主要性能参数的比较
电路类型
电源电 压/V
传输延 迟时间
/ns
静态功耗 /mW
功耗－延迟 积/mW-ns
直流噪声容限 VNL/V VNH/V
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 驱动门的所带负载分为灌电流负载和拉电流负载两种情况: （a)带灌电流负载
1 1 0 电流方向? 1 1
IOL= nIIL
IIL
…
灌电流
1
IIL n个
N OL
=
IOL (驱动门) IIL (负载门)
(b)带拉电流负载
0 1 1 电流方向? 1 0
0A B
EF
VTH
vI / V
2. CMOS反相器的特点
+10V
vi
0V
+VDD
+10V S2 TP
D2
D1 vO
当 υI=0V时
i D
VSGP≈ VDD
VGSN≈ 0
O
当 υI=VDD时
工作点
vO
iD
VSGN≈ VDD
S1 TN
工作点
O
VSGP≈ 0 vO
1、静态功耗极小（微瓦数量级） :T1和T2总有一个是关断的, 而且内阻极高。
漏极 D
P+
P+
N 型衬底
D G
S
2. 工作原理
绝缘栅场效应管利用 VGS 来控制“感应电荷” 的多少，改变由这些“感应电荷”形成的导电沟道 的状况，以控制漏极电流 ID。 (1)VGS = 0 •漏源之间相当于两个背靠背的 PN 结，无论漏源之间 加何种极性电压， ID = 0
S
GD
S
D
N+
N+
30
0.135 0.130 0.8
VDD=5V
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5
5
3.1.3 MOS开关及其等效电路
P
(2) VDS = 0，0 < VGS < VT
VGS
P 型衬底中的电子被吸 S
G
D
引靠近 SiO2 与空穴复合， 产生由负离子组成的耗尽层。 增大 VGS 耗尽层变宽。
N+ −− −− −− N+
N 型沟道 P 型衬底
(3) VDS = 0，VGS ≥ VT 由于吸引了足够多的电子，会在耗尽层和 SiO2 之间形成
2、CMOS反相器的工作速度
带电容负载
VDD
输出从低电平
跳变为高电平
VDD
输出从高电平 跳变为低电平
VDD
iDP
TP vI
vI=0V vO
TN
iDN
CL
iDP vO vI
CL
iDP
TP
vO
TN
iDN
CL
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：10 ns。
3.1.3 其他CMOS门电路
路空载时电源总电流ID与电源电压VDD的乘积。 对于TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低，CMOS门电路的动态功
耗为
PD=FCPDVDD2
5. 延时−功耗积
是速度功耗综合性的指标.延时−功耗积，用符号DP表示
6. 扇入与扇出数
DP=TpdPD
扇入数：取决于其的输入端的个数。
4000系列
速度慢 与TTL不 兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度更快 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
结型场效应管 场效应管分类
绝缘栅场效应管
只有一种载流子参与导电；
场效应管特点 输入电阻高； 工艺简单、易集成、功耗小、体积小、 成本低。
绝缘栅型场效应管
由金属、氧化物和半导体制成。称为金属-氧化物-半 导体场效应管，或简称 MOS 场效应管。
特点：输入电阻可达 109 Ω 以上。
类型
N 沟道 P 沟道
+ VDS -
iD /mA
4
可 变
3
电 阻
2区
1
vGS = 6V
饱和区
5V
4V 3V
iD /mA vDS = 6V
4 3
2 1 VTN
0 2 468
截止区 输出特性
10开v启DS电/V 压0
VT= 2 V
2 4 6 vGS /V 转移特性
N 沟道增强型 MOS 管: VGS >0
VGS >VTN MOS管导通 VGS <VTN MOS管截止
1 高、低电平产生的原理
当S闭合，υO= 0 V
(低电平)
当S断开，υ O= +5 V (高电平)
vI
理想的开关应具有两个工作状态： 接通状态：要求阻抗越小越好，相当于短路。 断开状态：要求阻抗越大越好，相当于开路。