数电第5章习题解答张克农版

第1章习题解答1.1把下列二进制数转换成十进制数①10010110；②11010100；③0101001；④10110.111；⑤101101.101；⑥0.01101。

[解] 直接用多项式法转换成十进制数① (10010110)B = (1⨯2 7+1⨯24 + 1⨯22 +1⨯21)D = (150)D=150② (11010100)B = 212③ (0101001)B = 41④ (10110.111)B = 22.875⑤ (101101.101)B = 45.625⑥ (0.01101)B = 0.406251.2把下列十进制数转换为二进制数①19；② 64；③ 105；④ 1989；⑤ 89.125；⑥ 0.625。

[解] 直接用基数乘除法① 19= (10011)B② 64= (1000000)B③ 105 = (1101001)B④ 1989 = (11111000101)B⑤ 89.125 = (1011001.001)B⑥ 0.625= (0.101)B1.3把下列十进制数转换为十六进制数① 125；② 625；③ 145.6875；④0.5625。

[解]直接用基数乘除法① 125 = (7D)H② 625 = (271)H③ 145.6875= (91.B)H④ 0.56255=(0.9003)H1.4把下列十六进制数转换为二进制数① 4F；② AB；③ 8D0；④ 9CE。

[解]每位十六进制数直接用4位二进制数展开① (4F)H= (1001111)B② (AB)H= (10101011)B 2 19 余数2 9 …… 1 ……d02 4 …… 1 ……d12 2 ……0 ……d22 1 ……0 ……d32 0 …… 1 ……d4图题1.2 ①基数除法过程图12③ (8D0)H = (100011010000)B ④ (9CE)H = (100111001110)B 1.5 写出下列十进制数的8421BCD 码 ① 9；② 24；③ 89；④ 365。

1第1章习题解答1.1把下列二进制数转换成十进制数① 10010110 :② 11010100 :③ 0101001 :④ 10110.111 :⑤ 101101.101;⑥ 0.01101。

［解］直接用多项式法转换成十进制数 ① (10010110) B = (1 2 7+1 24 + 1 22 + 1 ② (11010100)B = 212 ③ (0101001)B =41 ④ (10110.111)B = 22.875 ⑤ (101101.101)B = 45.625 ⑥ (0.01101)B = 0.406251.2把下列十进制数转换为二进制数 ① 19 :② 64；③105；④1989:⑤ ［解］直接用基数乘除法 ① 19= (10011)B ② 64 = (1000000)B ③ 105 = (1101001)B④ 1989 = (11111000101) B ⑤ 89.125 = (1011001.001) B⑥ 0.625 = (0.101)B1.3把下列十进制数转换为十六进制数① 125 :② 625 :③ 145.6875；④ 0.5625。

［解］直接用基数乘除法 ① 125 = (7D)H ② 625 = (271) H ③ 145.6875= (91.B)H ④ 0.56255=(0.9003) H1.5写出下列十进制数的 8421BCD 码 ①9:② 24；③ 89;④ 365。

［解］写出各十进制数的 8421BCD 码为 ① 1001 ② 0010 010021)D = (150) D =15089.125;⑥ 0.625。

2 19 余数2 9 … 1 ••••d o 2 4 … 1 ....d 1 2 2 … 0 ....d 2 2 1 … 0 …• d3 2 (1)…• d 4图题1.2 ①基数除法过程图③1000 1001 23④ 0011 0110 01011.8求下列逻辑函数的反函数①L 1 AB AB ；②L 2B D AC BD ；③L 3 AC BC AB； ④L 4 (A B)(A B C)。

第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。

（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。

（1）实现4变量一致电路。

（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。

1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。

水箱中设置了3个水位检测元件A、B、C，如图（a）所示。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。

5章课后习题解答5.1 一同步时序电路如图题5.1所示，设各触发器的起始状态均为0态。

(1) 作出电路的状态转换表； (2) 画出电路的状态图；(3) 画出CP 作用下各Q 的波形图； (4) 说明电路的逻辑功能。

[解] (1) 状态转换表见。

(2) 状态转换图如图解5.1(1)。

(3) 波形图见图解5.1(2)。

(4) 由状态转换图可看出该电路为同步8进制加法计数器。

5.2 由JK FF 构成的电路如图题5.2所示。

(1) 假设Q 2Q 1Q 0作为码组输出，该电路实现何种功能?(2) 假设仅由Q 2输出，它又为何种功能?[解] (1) 由图可见，电路由三个主从JK 触发器构成。

各触发器的J ，K 均固定接1，且为异步连接，故均实现T ＇触发器功能，即二进制计数，故三个触发器一起构成8进制计数。

当Q 2Q 1Q 0作为码组输出时，该电路实现异步8进制计数功能。

(2) 假设仅由Q 2端输出，则它实现8分频功能。

图题 5.1图题5.2000001010 011 111110101100Q Q Q 012CPQ 0Q 1Q 2(1) (2)CP 210 n n n Q Q Q +1+1+1210 n n n Q Q Q 0 1 2 3 4 5 6 70 0 00 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 05.3 试分析图题5.3所示电路的逻辑功能。

[解] (1) 驱动程式和时钟方程02nJ Q =，01K =；0CP CP = 111J K ==；01CP Q= 210n nJ Q Q =，21K =；2CP CP = (2) 将驱动方程代入特性方程得状态方程0+1000020 ()n n n n nQ J Q K Q Q Q CP =+=+1111 ()n n Q Q CP = +12210 ()n n n n Q Q Q Q CP =(3) 根据状态方程列出状态转换真值表(4) 作状态转换图(5) 逻辑功能：由状态转换图可见该电路为异步5进制计数器。

自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。

而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。

在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。

5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。

图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。

解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。

第五章习题1．题图5-1所示电路是用两片555组成的脉冲发生器，试画出Y 1和Y 2两处的输出波形，并标注要紧参数（参数只需估算）。

R 1C 133kR 233k 10题图5-12．题图5-2所示的555按时器组成的单稳态触发器及输入v I 的波形，求： （1）输出信号v O 的脉冲宽度T W ；（2）对应v I 画出v C 、v O 的波形，并标明波形幅度。

v I /V CC /3v Iv O题图5-23．由555按时器组成的多谐振荡器如图5-3所示，已知V DD =12V 、C =μF、R 1=15k Ω、R 2=22k Ω。

试求：（1）多谐振荡器的振荡周期；（2）画出的v C 和v O 波形。

v O /Vv C /V00tR Cv v OR题图5-34．由555按时器、3位二进制加计数器、理想运算放大器A 组成如题图5-4所示电路。

设计数器初始状态为000，且输出低电平V OL =0 V ，输出高电平V OH = V ，R d 为异步清零端，高电平有效。

（1）说明虚框（1）、（2）部份各组成什么功能电路？（2）虚框（3）组成几进制计器？ （3）对应CP 画出v O 波形，并标出电压值。

题图5-45．用集成芯片555组成的施密特触发器电路及输入波形i v 如题图5-5所示，要求： （1）求出该施密特触发器的阈值电压V T ＋、V T －；（2）画出输出v o 的波形。

v I /V tv O /Vv v O题图5-56．用集成按时器555组成的电路及可产生的波形如题图5-6（a ）、（b ）所示，试回答： （1）该电路的名称；（2）指出（b ）图中v C 波形是1～8引脚中，哪个引脚上的电压波形； （3）求出矩形波的宽度t W 。

v Iv O 0.3v v（a ） （b ）题图5-67．题图5-7为简易门铃电路，设电路中元器件参数适合，R >>R 1，S 为门铃按钮，当按钮按一下放开后，门铃可响一段时刻。

数字电子技术基础第五版习题解答本文档为《数字电子技术基础第五版》习题解答，共计五个习题的解答内容。

习题一：布尔代数问题描述：将以下布尔代数表达式化简。

(A + B) · (A + C) · (B + C)解答：按照展开公式，并根据布尔运算规则简化表达式，可以得到以下计算步骤：(A + B) · (A + C) · (B + C)= (A·A + A·C + B·A + B·C) · (B + C)= (A + A·C + B·A + B·C) · (B + C)然后使用分配律的规则继续化简：= A·(1 + C) + B·(A + C) · (B + C)= A + AC + AB + BC= A + AB + BC + AC所以，原始表达式(A + B) · (A + C) · (B + C)可以化简为A + AB + BC + AC。

习题二：逻辑门问题描述：给定逻辑电路图如下，请确定其逻辑功能，并列出该电路的真值表。

____ ____A -----| |---| || | | |--- YB -----|and | |or ||____| |____|解答：根据逻辑电路图，可以判断该电路为两个输入 A 和 B 的AND 门和 OR 门的组合，输出为 Y。

该电路的真值表如下：A B Y000010101111习题三：数字编码问题描述：将以下十进制数转换为二进制数。

45解答：对于十进制数转换为二进制数，可以采用除以2取余法，将余数逆序排列即可。

使用该方法将数字 45 转换为二进制数的计算步骤如下：45 ÷ 2 = 22 余 122 ÷ 2 = 11 余 011 ÷ 2 = 5 余 15 ÷ 2 = 2 余 12 ÷ 2 = 1 余 01 ÷2 = 0 余 1将余数倒序排列得到的二进制数为101101。

第五章同步时序电路习题答案： 5.1 解：n n Q X D Q ⊕==+1 n XQ Z =5.2 解：n XQ J 01= X K =1 X J =0 n XQ K 10=n n n n n n XQ XQ XQ Q XQQ 1011011+=+=+ n n n n n n XQ Q X Q XQ Q X Q 1001010+=+=+ n n Q XQ Z 10=5.3 解：n n n Q Q D Q 02010==+n n n n n n n Q Q Q Q Q Q D Q 010101111⊕=+==+ n n n n Q Q Q D Q 012212==+1/1 0/1 X 011 0/1 1/1 1/1 0/0n Q+n n Q Z初态为“1”nn Q Q 01X/ZX1+n Q 0+n Q ZX1+n Q 0+n Q Z “1”Q 212+n Q逻辑功能：可自启动的同步五进制加法计数器。

5.45.55.6 解：（1）当X 1X 2=“00”；初始状态为“00”时：112=+n Q 121==n Q J 1111==X J Kn n Q Q 111=+逻辑功能：电路实现2分频。

（2）当X 1X 2=“01”；初始状态为“00”时：n Q J 21= 1111==X J K n n n Q Q Q 1211=+n Q J 12= 1112==X Q K n n n n Q Q Q 1212=+ 逻辑功能： 电路实现3分频。

（3）当X 1X 2=“11”；初始状态为“00”时： n Q J 21= n Q X J K 2111==n n n n n n Q Q Q Q Q Q 2121211=+=+ n Q J 12= n n Q X Q K 1112== n n n n n n Q Q Q Q Q Q 1212112=+=+ 逻辑功能： 电路实现4分频。

Y 3 Y 2 Y 1 Y 0n n n Q Q Q J 1234= n Q K 14= n n Q Q J 143= n n Q Q K 123= n n n Q Q Q J 1342= n Q K 12= 111==K Jn n n n n n n Q Q Q Q Q Q Q 14123414+=+ n n n n n n n Q Q Q Q Q Q Q 31213413)(++=+ n n n n n n n Q Q Q Q Q Q Q 12123412)(++=+ 14+n QCP13+n Q 12+n Q 11+n QZn n Q Q 111=+n n n n Q Q Q Q Z 1234= 时序图：11+n Q12+n Q 11+n Q11+n Q12+n Q5.7 （1）（2）Q D 端输出是12分频，占空比是50%。

第五章习题答案5-1分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。

解时序图：CPQ0Q1Q2Q35-2分析题5-2图所示电路，画出电路的状态图。

解5-3 JK触发器组成5-3图所示电路。

分析该电路为几进制计数器，并画出电路的状态图。

该电路为五进制计数器5-4JK触发器促成如图5-4图所示的电路。

（1）分析该电路为几进制计数器，画出状态图。

= 1，电路为几进制计数器，画出其状态图。

（2）若令K3解：（1为7进制计数器5-5 试画出题5-5图（a）所示电路中B,C端的波形。

输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。

1 5 6 123456789 10 11 12 13 14 15 16 17 18 19CPAQ0Q1BC5-6分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。

该电路能够自启动5-7 分析题5-7图所示电路，画出电路的状态图，说明电路能否自启动。

由状态图可见，电路图能够自启动5-8画出题5-8图所示电路的状态图和时序图，简要说明电路的基本功能。

解：状态图：功能分析：根据状态图可知：电路为三位格雷码发生器。

5-9 画出题5-9图所示的状态图和时序图。

解：状态图：时序图：5-10 如题5-10图所示，FF0为下降沿触发的JK触发器，FF1为上升沿触发的D触发器，试对应给定的RD ，CP,J,K的波形，画出Q,Q1的波形。

5-11图所示。

解：电路图：态图如题5-12图所示。

解：电路图如下：5-13 试用下降沿触发的边沿型JK触发器和与非门，设计一个按自然态序进行的七进制同步加法计数器。

解：电路图：5-14 试用上升沿触发的边沿型D触发器和与非门，设计一个按自然态序进行计数的十进制同步加法计数器。

解：电路图：5-15 试用JK触发器设计一个同步十进制计数器，要实现的状态图如题5-15图所示。

解：电路图如下：5-16 试设计一个具有如题5-16图所示功能的计数器电路，图中M为控制变量。

第五章锁存器和触发器
1、1n n Q S RQ +=+， 0SR =
2、n
Q ， 0 3、32
4、T
7、
A B
J
4-13题解图
8、
D=B A ⊕
第六章时序逻辑电路
1、输入信号，原来的状态
2、异
3、n
4、4，4
5、反馈清零、反馈置数
6、N
7、状态方程和输出方程：
8、激励方程
状态方程
输出方程
Z=AQ1Q0
根据状态方程组和输出方程可列出状态表，如表题解6．2．4所示，状态图如图题解6。

2．4所示。

14、
15、状态方程为：
24、解：74HC194功能由S1S0控制
00 保持，01右移10 左移11 并行输入
当启动信号端输人一低电平时，使S1=1，这时有S。

＝Sl＝1，移位寄存器74HC194执行并行输人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。

启动信号撤消后，由于Q。

＝0，经两级与非门后，使S1=0，这时有
S1S0＝01，寄存器开始执行右移操
作。

在移位过程中，因为Q3Q2、
Q1、Q0中总有一个为0，因而能
够维持S1S0=01状态，使右移操作
持续进行下去。

其移位情况如图题
解6，5，1所示。

该电路能按固定的时序输出低电平
脉冲，是一个四相时序脉冲产生电
路。

第五章5.1解：3321132121121313113321312123131,,,Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q QK Q Q J Q K Q J Q K Q J n n n =⎪⎪⎩⎪⎪⎨⎧=+=+=⎪⎩⎪⎨⎧======+++输出方程：状态方程：驱动方程：能自动启动的同步五进制加法计数器。

5.2解：12211221121221Q AQ Y Q Q A Q Q A Q Q Q A D Q D n n =⎪⎩⎪⎨⎧==⎪⎩⎪⎨⎧==++输出方程：状态方程：驱动方程：由状态转换图知：为一串行数据监测器，连续输入四个或四个以上的1时，输出为1，否则为0 5.3解：233232113231211213211232133121213211Q Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q J Q Q K Q J K Q Q J n n n =⎪⎪⎩⎪⎪⎨⎧+=+=⋅=⎪⎪⎩⎪⎪⎨⎧====⋅=+++输出方程：状态方程：，＝，，驱动方程：5.4解：212121121111122111Q Q A Q AQ Y Q Q A Q Q Q Q A Q A K J K J n n +=⎪⎩⎪⎨⎧⊕==⎩⎨⎧=⊕===++输出方程：⊙状态方程：⊙＝驱动方程：5.5解：12330301213101203121013201101003012301203201320100,1Q Q Q Q Y Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q Q Q J Q Q K Q Q J Q K Q Q Q J K J n n n n ⋅⋅⋅=⎪⎪⎪⎩⎪⎪⎪⎨⎧+⋅⋅⋅=⋅+⋅=+⋅==⎪⎪⎩⎪⎪⎨⎧=⋅⋅=⋅==⋅⋅===++++输出方程：状态方程：，＝，驱动方程：5.6解：5.7解：∑5.8解：七进制计数器5.9解：5.10解：可采用复位法和置数法：5.11解：5.12解：A＝0时为十进制，A=1时为十二进制5.13解：5.18解：需用3个160，可采用整体复位法或整体置数法，前两片同时为9时第三片工作。

第5章 习题解答5-1 由与非门组成的大体RS 触发器的d d S ,R 之间什么缘故要有约束？当违背约束条件时，输出端Q 、Q 会显现什么情形？试举例说明。

解：由与非门组成的大体RS 触发器的d R 和d S 之间的约束条件是：不许诺d R 和d S 同时为0。

当违背约束条件即当d R =d S =0时，Q 、Q 端将同时为1，作为大体存储单元来讲，这既不是0状态，又不是1状态，没成心义。

5-2 试列出或非门组成的大体RS 触发器的真值表，它的输入端R d 和S d 之间是不是也要有约束？什么缘故？解：真值表如右表所示、Rd 、Sd 之同也要有约束条件，即不许诺Rd=Sd=1， 不然Q 、Q 端会同时显现低电平。

5-3 画出图5-33由与非门组成的大体RS 触发器输出端Q 、Q 的电压波形，输入端D D S R 、的电压波形如图中所示。

图5-33解：见以下图：5-4 画出图5-34由或非门组成的大体RS触发器输出端Q、Q的电压波形，输入端S D、R D的电压波形如图中所示。

图5-34解：见以下图：5-5 图5-35所示为一个防抖动输出的开关电路。

当拨动开关S时，由于开关触点接通R S、的电压波形如图中所示。

试画出Q、Q端对应的电压波形。

刹时发生振颤，D D图5-35解：见以下图：5-6 在图5-36电路中、假设CP、S、R的电压波形如图中所示，试画出Q、Q端与之对应的电压波形。

假定触发器的初始状态为Q＝0。

图5-36解：见以下图：5-7 在图5-37(a)所示的主从RS触发器中，CP、R、S的波形如图5-37(b)所示，试画Q、Q和Q的波形图。

出相应的Q m、m图5-37解：主从RS触发器的工作进程是：在CP＝l期间主触发器接收输入信号，但输出端并非改变状态，只有当CP下降沿到来时从触发器甚才翻转，称为下降沿触发。

依照主从RS 触发器状态转换图可画出波形图如下图所示。

5-8 在图5-38(a)所示的主从JK触发器中，CP、J、K的波形如图5-38(b)所示，试画Q、Q和Q的波形图。

第五章答案5.5ZQ Q XQ Q X Q Q X Q Q X QQ X K Q X J Q Q Q X Q X Q XQ Q Q X Q XQ K Q X J n n =∙++∙=∙+∙=∴∙==∙++∙=+∙∙=∴==++2121212112121221121221112121,,下降沿触发CP X Q1Q25.632113321321121223111131,1,,,1,Q Q Q Q K Q Q J Q Q Q Q K J Q Q Q K Q J n n n ∙=∴==⊕=∴==∙=∴==+++000，100，010，011，111，000 5进制计数器 5.83321132212113111231CP Q Q Q Q CP Q Q CP Q Q Q Q CP CP CP n n n ∙=∙=∙∙===+++000，100，010，011，111，000 5进制 5.92212111100211012100211CP Q Q CP Q Q CP Q Q Q Q Q CP Q Q Q Q CP n n n n ∙=∙=∙==→+=++++能自启动的7进制计数器5.101221120Q CP Q A D Q D AQ D =+===A=0时Q2翻转，Q0不变，Q1不变 A=1时Q2=Q0=1，Q1不变 A 发生变化才会引起变化 5.1174163是同步清零同步置数的思维二进制计数器 只有S0时Z 为0，所以012Q Q Q Z ++=11210121010012X Q Q X Q Q Q X Q Q X Q Q Q LD +++= 0112122X Q X Q Q Q D ++= 11010121X Q X Q Q Q Q D ++= 00100120X Q X Q Q Q Q D ++= 03=D按照表达式就可以画出电路图（略） 5.12两个74161都连成0000，0001，0010，0011，0100，1000，1001，1010，1011，1100循环的10进制计数器，右边只有在左边为1100时才计一个数 100进制计数器 5.137490是异步清0，先连成10进制，当输出为0111清0。

第五章锁存器和触发器1、Q n 1二S RQ n, SR = O2、Q n, 03、324、TCP J I I I I I I I7、4-13题解图8、D= A 二BCP_ I~I I~I I~I I~I I~LI Iz卄I TH 1D i - I i i1 . I | , __ L,I ■ I ______第六章时序逻辑电路1、 输入信号，原来的状态2、 异3、 n 5、反馈清零、反馈置数扌-6、N乂—LJ UU 仑厂 II ~ 7、状态方程和输出方程：㈣ =A®Q'tZ^AQ&激励方程A =Kq = A &/. =e 0=i 状态方程0：戚；忧"无©土死输出方程Z=AQ1Q0根据状态方程组和输出方程可列出状态表，如表题解6 . 2 . 4所示，状态图如图题解2. 4 所示。

Q - M?； + M V ；* Q ； = + “：14、图题解6.2.4Q；・枫"烟00保持，01右移10左移11并行输入当启动信号端输人一低电平时，使S仁1 ,这时有So= Sl= 1 ,移位寄存器74HC194执行并行输人功能，Q3Q2Q1Q0 = D3D2D1D0 = 1110。

启动信号撤消后，由于Q°= 0,经两级与非门后，使S仁0 ,这时有S1S0= 01 ,寄存器开始执行右移操作。

在移位过程中，因为Q3Q2、Q1、Q0中总有一个为0,因而能够维持S1S0=01状态，使右移操作持续进行下去°其移位情况如图题解6, 5, 1所示。

该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生电路。

-JT AAA TL幺I15、状态方程为儿⑷儿個)X(O24、解：74HC194功能由S1S0控制。

本章习题5．1分析图题4.1a 电路的逻辑功能，列出逻辑功能表，画出R、S 输入图b 信号时的输出波形。

题5.1 逻辑功能表解: 见题5.1 逻辑功能表和波形图。

5．2画出图题5.2各触发器在时钟脉冲作用下的输出波形。

（初态为“0”） 解：波形见题5.2图。

5．3 画出图题4.3中各不同触发方式的D 触发器在输入信号作用下的输出波形 (初态为0)。

Q n S R Q n+1 Q —n+1 功能0 1 0 1 0 置位1 1 0 1 0 置位00 1 0 1 复位10 1 0 1 复位00 0 0 1 保持10 0 1 0 保持0 1 1 1 1 非法11111非法解：波形见题5.3图。

5．4 图题5.4a由CMOS或非门和传输门组成的触发器，分析电路工作原理，说明触发器类型。

如果用两个图a的电路构成图b电路，说明图b电路是什么性质的触发器。

解：图a为同步D触发器，CP为使能控制，低电平有效。

当CP=“0”时，TG1通、TG2断，触发器根据D信号改变状态；当CP=“1”时，TG1断、TG2通，触发器状态保持。

逻辑符号如图5.2a。

图b为主从D触发器，时钟CP的上升沿有效，逻辑符号如图5.2b。

5．5 画出图题5.5（a）所示电路在输入图（b）信号时的输出波形。

解：当A=“1”时，CP的下降沿使Q=“1”。

当Q=“1”且 CP =“1”时，Q复位。

波形见题5.5图。

5．6画出图题5.6（a）电路的三个输出Q2、Q1、Q0在图（b）信号输入时的波形变化图（初始状态均为“0”）。

分析三个输出信号和输入信号的关系有何特点。

解：波形见题5.6图。

输出信号按位序递增顺序比输入滞后一个CP周期。

5．7 画出图题5.7所示电路的三个输出Q2、Q1、Q0在时钟脉冲作用下波形变化图（初始状态均为“0”）。

若三个输出组成三位二进制码，Q2为最高位，分析输出码和时钟脉冲输入个数之间的关系。

解：波形见题5.7图，输出码随时钟输入递减：“000”→“111”→“110” →“101” →“100” →“011” →“010” →“011” →“001” →“000”，每8个时钟周期循环一次。