ISL5416中文资料
- 格式：doc
- 大小：132.00 KB
- 文档页数：17
Intersil公司的ISL5416信道可编程下变频器是专门为3G无线通信协议制造的，但也同时支持2G和2.5G标准。 在蜂窝基站的接收部分，这种四信道可编程下变频器独特的滤波器配置可把四个分立的宽带信道集成到一个线路中，并把所有的后处理功能集中起来进行一个完整的通道化处理。 这种最新CommLink系列的软件无线电从高速模数变频器接收输入的宽带信号，然后对中频至基带的信号进行调谐、滤波并抽取信号。ISL5416有多级滤波、自动增益控制和再采样功能。ISL5416的滤波功能可实现大于100dB的带外滤波，满足3G的邻频功率比要求。 ISL5416已批量生产，采用256引脚BGA(1.0mm间距)封装，1,000件批量时每片57.00美元。
ISL5416 四通道可编程数字下变频器
目 录
四通道宽带可编程下变频器 3
特点 3
应用范围 4
方框图 4
管脚描述 8
功能描述 11
输入选择/格式模块 12
时钟 12
输入格式 12
门控/内插模式 12
多路复用输入模式 13
SYNCInX的使用 13
NCO/混频器 15
PN码发生器 16
CIC滤波器 17
后端布线 19
FIR滤波器部分 19
AGC 21
内插半带滤波器/重采样滤波器 25
数据输出格式化部分 28
串行数据输出 29
串行数据输出时隙内容/格式寄存器 29
通道布线屏蔽 29
微处理器接口 30
写内部寄存器 30
读内部寄存器 31
JTAG 32
上电顺序 33
一、 ISL5416（四通道宽带可编程下变频器）介绍
ISL5416是一种四通道宽带可编程数字下变频器（WPDC），是专门为大动态应用设计的。比如蜂窝通信的基站，需要在很小的空间处理多个通道。WPDC在单个封装上集成了四个通道，每个通道包括：一个NCO，一个数字混频器，多个数字滤波器，一个AGC和以个重采样滤波器。
所有的通道都可以独立编程和实时更新。每个通道都可以选择四组数字输入总线中的任何一组。每个调谐电路可以处理一个WCDMA通道，为了增加带宽，信道可以组成级连或者多相电路。可选的输出包括I路采样，Q路采样和AGC增益。这部分输出可以是并行、串行或者和微处理器接口。
订货信息
二、 特点
1、高达95Msps输入
2、四路并行16位定点或者17位浮点输入
3、可编程RF衰减器/VGA控制
4、32位可编程NCO，SFDR>100
5、20位内部数据通路
6、滤波器功能
-多级级连积分梳状滤波器（CIC）
-两个可编程FIR滤波器（第一个可以到32抽头，第二个可以到64抽头）
-半带内插滤波器
-重采样FIR滤波器
7、总的抽取数从1到4096
8、96dB增益范围的数字AGC
9、四路独立16位并行输出
10、可选的串行输出
11、16位并行微处理器接口
12、1.8V内核电压，3.3V /O电压
13、可提供评估板和配置软件
三、 应用范围
基站接收机：GSM/EDGE，CDMA2000，UMTS
四、 方框图
256引脚BGA
五、 管脚描述
名 称 类 型 内部上/下拉 描 述
电源
Vcc - 正电源供电，内核电压：1.8V＋－0.09
VccIO - 正电源供电，I/O电压：3.3V＋－0.09
GND - 地，0V 输入
Ain(10:0) I 下拉 并行输入总线A。当 有效（低）时，在时钟的上升或
下降沿（可编程）采样。总线的顺序是可以编程的（见
IWA=0*00h，比特 4）
Bin(10:0) I 下拉 并行输入总线B。当 有效（低）时，在时钟的上升或
下降沿（可编程）采样。总线的顺序是可以编程的（见
IWA=0*00h，比特 4）
Cin(10:0) I 下拉 并行输入总线C。当 有效（低）时，在时钟的上升或
下降沿（可编程）采样。总线的顺序是可以编程的（见
IWA=0*00h，比特 4）
Din(10:0) I 下拉 并行输入总线D。当 有效（低）时，在时钟的上升或
下降沿（可编程）采样。总线的顺序是可以编程的（见
IWA=0*00h，比特 4）
AINE I 下拉 并行总线A的输入使能，低有效。使器件的输入工作在
门控或者内插方式。在门控方式，当/ENIx得到保证时，
每个CLK采样一次。
BINE I 下拉 并行总线B的输入使能，低有效。使器件的输入工作在
门控或者内插方式。在门控方式，当 得到保证时，每个
CLK采样一次。
CINE I 下拉 并行总线C的输入使能，低有效。使器件的输入工作在
门控或者内插方式。在门控方式，当 得到保证时，每个
CLK采样一次。
DINE I 下拉 并行总线D的输入使能，低有效。使器件的输入工作在
门控或者内插方式。在门控方式，当 得到保证时，每个
CLK采样一次。
控制
CLKA I 下拉 数据总线A的输入时钟。CLKA或CLKC可用于Ain(16:0)。
CLKB I 下拉 数据总线B的输入时钟。CLKB或CLKC可用于Bin(16:0)。
CLKC I 下拉 数据总线C的输入时钟。CLKC也是各通道的主时钟。
CLKD I 下拉 数据总线D的输入时钟。CLKD或CLKC可用于Din(16:0)。
SYNCin1 I 下拉 全局同步输入信号1。SYNCin1可以更新载波NCO，复位
抽取计数器，重新运行滤波器，以及在其它功能中重新
运行输出部分。对于大多数的功能块，对SYNCin1的响应是可编程的，可以使能或者不使能。
SYNCin2 I 下拉 全局同步输入信号2。SYNCin1可以更新载波NCO，复位
抽取计数器，重新运行滤波器，以及在其它功能中重新
运行输出部分。对于大多数的功能块，对SYNCin1的响
应是可编程的，可以使能或者不使能。
SYNCO O 下拉 同步输出信号。多片ISL5416的处理能够同步，通过将
一片ISL5416（主设备）的SYNCO连到其它ISL5416（主 设备和从设备）的SYNCIn来实现。内部SYNCO和SYNCInx
的连接是可选的。
TESER I 上拉 复位信号，低有效。复位将终止所有的处理并将某些寄
存器设置为缺省值。
JTAG
TDO O 测试数据出。
TDI I 上拉 测试数据入。
TMS I 上拉 测试模式选择。
TCLK I 上拉 测试时钟。
TSRT I 上拉 测试复位信号，低有效。如果JTAG不用，该管脚置低。
如果有连线连接到该管脚并且板上噪声足够大，JTAG
口可能进入意想不到的状态，并且停止和器件间的通信。
输出
Aout(15:0) O 并行数据输出总线A。16位的并行数据输出可以编程为
包含I、Q和AGC。通道0、1、2和3的数据复用在一个
共同的数据输出总线，信息可以按照可编程的次数顺序
输出。可以当一条总线来用，也可以分为两条8位的总
线来用。见数据输出格式部分和微处理器接口部分。
Bout(15:0) O 并行数据输出总线B。16位的并行数据输出可以编程为
