课程设计说明书课程设计名称：数字电路课程设计题目：篮球竞赛30S计时器学院名称：专业：班级：学号：姓名：评分：教师：20 13 年 6 月 14 日数字电路 课程设计任务书20 12 －20 13 学年 第 2学期 第 15 周－ 16 周注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。
2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档。
题目篮球竞赛30S 计时器内容及要求〖基本要求〗1)具有显示30S 计时功能2)设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能 3)在直接清零时，要求数码显示器灭灯 4)计时器为30S 递减计时，计时间隔为1S5)计时器递减计时到零时，数码显示器不能灭灯，同时发出报警信号 〖主要参考元器〗： N 综合555(1)，74ls161(1)，74LSl92(2)进度安排1. 仿真、画PCB 线路板图、领元器件：2天；2. 制作、焊接：2天 3．调试：3天 4. 验收：1天5. 提交报告：2012-2013学年第二学期17周学生姓名：吴锦明(11045109) 指导时间：第15～16周指导地点：综合楼南509室任务下达 2013年 6 月 3 日任务完成2013年 6 月 14 日考核方式 1.评阅 □√ 2.答辩 □√ 3.实际操作□√ 4.其它□ 指导教师系（部）主任摘要随着科学技术的发展，现代电子产品几乎进入了社会的各个方面，有力的推动了社会生产力的提高和社会信息化的提高，同时也使现代电子产品性能进一步提高。
时钟是人类日常生活中必不可少的工具，本设计从日常生活中常见的事物入手，通过脉冲数字电路设计了篮球竞赛30秒计时器。
此计时器功能齐全，可以直接清零、启动、暂停以及报警功能，同时应用了数码管来显示时间。
此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出警信号。
本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。
此计时器的主要分为以下四个模块：时钟模块、控制模块、计数模块以及显示模块。
在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。
此电路是一时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。
此计数器完美实现五大功能：显示30秒计时、启动和暂停/连续、计时间隔1秒、控制计数器直接清零，计数到零LED灯亮且蜂鸣器响；关键字：30秒计数器，清零、启动/暂停目录前言 (1)第一章设计任务及要求 (2)1.1 设计任务及要求 (2)第二章系统组成及工作原理 (3)2.1 系统组成 (3)2.2各模块工作原理 (3)2.2.1 秒脉冲发生器电路 (3)2.2.2 计数器电路 (7)2.2.3 报警电路 (10)2.2.4 开关控制电路 (11)第三章实验、调试及测试结果分析 (14)3.1 主要仪器和仪表 (14)3.2 调试电路的方法和技巧 (14)3.3测试数据和波形与计算结果比较分析 (14)3.4 调试故障、原因及排除方法 (15)第四章结论 (16)参考文献 (17)附录 (18)附录1：电路原理总图 (18)附录2：电路元件清单 (19)前言篮球是一项大多数人比较喜爱的运动。
大家都知道此项运动有严格的进攻、控球时间限制，一旦超过预定时间，则判定犯规。
所以计时显的十分重要。
另外，球场一旦出现突发情况需要暂停比赛，此时时间需要暂停，则要求计数器有暂停功能。
还有超过预定时间要有报警电路，否则容易造成误判。
在篮球比赛中，规定了球员的持球时间不能超过30秒，否则就犯规。
本课程设计的“篮球竞赛30秒计时器”，可用于篮球比赛中，一旦球员的持球时间超过了30秒，它自动的报警从而判定此球员的犯规。
本设计主要能完成：显示30秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，LED灯亮、蜂鸣器响；计时器为30秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出报警信号等。
方案中应用双时钟加、减同步可逆计数器74LS192来实现倒计时功能,在功能选择过程中选择减计数功能,芯片管脚选择中让DOWN处于工作状态。
在显示零秒亮灯报警电路中，应用组合电路及二极管发光条件来实现该功能。
第一章设计任务及要求1.1 设计任务及要求篮球竞赛30S计时器（1）基本要求1）具有显示30S计时功能2）设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能 3）在直接清零时，要求数码管显示器灭灯4）计时器为30S递减时，计时间隔为1S5）计时器递减计时到零时，数码显示器不能灭灯，同时发出报警信号（2）主要参考元器件NE555(1)、74ls161(1)、74ls192(2)第二章系统组成及工作原理2.1 系统组成系统主要由四大模块：时钟模块、控制模块、计数模块以及显示模块。
其主要系统组成框图如图2.1所示：图2.1 30秒计时器系统框图其中控制电路由外部2个单刀双掷开关和一个单刀单开关掷控制。
计数器由两个74ls192级联组成30进制。
秒脉冲发生器有NE555时基电路组成多谐振荡器，发出脉冲信号。
报警电路由LED和蜂鸣器代替。
2.2 各模块工作原理模块包括：秒脉冲发生器电路、计数器电路、报警电路、开关控制电路。
2.2.1 秒脉冲发生器电路秒脉冲发生电路可以有多种电路，其中两种方案如下：方案一：由555芯片构成的时钟电路其内部电路如图2.2所示：图 2.2 NE555引脚图555的工作原理:它含有两个电压比较器，一个基本RS 触发器，一个放电开关T ，比较器的参考电压由三只5K Ω的电阻器构成分压，它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端的参考电平为Vcc 32和Vcc 31。
C1和C2的输出端控制RS 触发器状态和放电管开关状态。
当输入信号输入并超过Vcc 32时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于Vcc 31时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
D R 是复位端，当其为0时，555输出低电平。
平时该端开路或接Vcc 。
Vco 是控制电压端（5脚），平时输出Vcc 32作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01F 的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。
T 为放电管，当T 导通时，将给接于脚7的电容器提供低阻放电电路.表2-1 555电路的引脚功能TR触发TH阈值 R复位 DIS放电端 OUT输出 Vcc 31>>Vcc 32H 导通LVcc 31> Vcc 32<H原状态Vcc 31<× H截止H××L导通L555定时器主要是通过外接电阻R 和电容器C 构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。
这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。
用555定时器构成多谐振荡器：用555定时器构成多谐振荡器电路如图 2.3 (a)所示。
电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源V CC 通过R 1和R 2向电容器C 充电,使u C 逐渐升高,升到2V CC /3时,u O 跳变到低电平,放电端D 导通,这时,电容器C 通过电阻R 2和D 端放电,使u C 下降,降到V CC /3时,u O 跳变到高电平,D 端截止,电源V CC 又通过R 1和R 2向电容器C 充电。
如此循环,振荡不停, 电容器C 在V CC /3和2V CC /3之间充电和放电,输出连续的矩形脉冲,其波形如图 2.2 (b)所示。
图 2.3 由555定时器构成多谐振荡器电路图及其波形图输出信号u O的脉宽t W1、t W2、周期T的计算公式如下:t W1＝0.7(R1＋R2)Ct W2＝0.7R2CT＝t W1＋t W2＝0.7(R1＋2R2)C由此可以计算R6=100k，R7=20k，C3=10uf时，可以产生约1S的脉冲。
其基本电路模块如图2.4所示：图2.4 NE555的1S脉冲电路方案二由NE555和74ls161构成秒脉冲发生器其工作原理：由NE555构成多谐振荡器，其产生脉冲的时间改为0.1秒，然后通过74ls161异步清零法十分频，这样74ls161输出的脉冲周期是1Hz，周期也是1S。
其NE555和74ls161构成的秒脉冲发生电路模块如图2.5所示：图 2.5 秒脉冲电路当74ls161输出状态是1010(10)时，经过74ls00与非门后管脚1置低电平，即清零端有效，此时输出端全部变为0000，重新计数，又进入下一轮循环。
比较两种方案，都可以实现输出1秒脉冲，仿真结果也都符合要求。
但方案二比方案一多使用了74ls161芯片和74ls00芯片，其成本相对方案一较高，由此选用方案一。
2.2.2 计数器电路设计能实现从30秒减到0秒，选用中规模集成芯片74ls192芯片。
74LS192芯片名称：可预置同步可逆BCD码计数器计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。
当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态；计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。
在CPD、CPU上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。
当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。
当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。
当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联。
74LS192引出端符号13 TCD 错位输出端（低电平有效）12 TCU 进位输出端（低电平有效）4 CPD 减计数时钟输入端（上升沿有效）5 CPU 加计数时钟输入端（上升沿有效）14 MR 异步清除端15,1,10,9 P0～P3 并行数据输入端11 PL 异步并行置入控制端（低电平有效）3,2,6,7 Q0～Q3 输出端其工作原理如下：当/LD= 1，CR=0时，若时钟脉冲加入到CPu端，且CPd=l则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到端CPd ，且CPu=1，则计数器在预置数基础上完成减计数功能，当计数减到0时，/BO 端发出借位跳变脉冲。
