数字集成电路设计实验报告

实验一 门电路逻辑功能及测试

一、实验目的

1、熟悉门电路逻辑功能。

2、熟悉数字电路学习机及示波器使用方法。

二、实验仪器及材料

1、双踪示波器

2、器件

74LS00 二输入端四与非门 2片

74LS20 四输入端双与非门 1片

74LS86 二输入端四异或门 1片

74LS04 六反相器 1片

三、预习要求

1、复习门电路工作原理相应逻辑表达示。

2、熟悉所有集成电路的引线位置及各引线用途。

3、了解双踪示波器使用方法。

四、实验内容

实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。

1、测试门电路逻辑功能。

（1）选用双输入与非门74LS20一只，插入面包板，按图

连接电路，输入端接S1~S4(电平开关输入插口)，输

出端接电平显示发光二极管（D1~D8任意一个）。

（2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1）

输入 输出

1 2 3 4 Y 电压(V)

H H H H 0 0.11

L H H H 1 4.23

L L H H 1 4.23

L L L H 1 4.23

L L L L 1 4.23 2、异或门逻辑功能测试

（1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。

（2）将电平开关按表1.2置位，将结果填入表中。

表 1.2

3、逻辑电路的逻辑关系

班级：XX

姓名：XXX

学号：XXXXXX

指导老师：XXX

实验日期：XXXX年XX月XX日

一、实验目的

1. 理解集成电路的基本组成和工作原理。

2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。

3. 学习使用集成电路设计软件，如Cadence、LTspice等。

4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。

二、实验内容

本次实验主要包括以下内容：

1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。

2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。

3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。

4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。

三、实验步骤

1. 原理图设计：

- 打开Cadence软件，选择原理图设计模块。

- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。

- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。

- 完成原理图设计后，保存文件。 2. 版图设计：

- 打开Cadence软件，选择版图设计模块。

- 根据原理图，绘制晶体管、电阻和电容的版图。

- 设置版图规则，如最小线宽、最小间距等。

- 完成版图设计后，生成GDSII文件。

3. 仿真分析：

- 打开LTspice软件，选择仿真模块。

- 将GDSII文件导入LTspice，生成对应的原理图。

- 设置仿真参数，如输入电压、仿真时间等。

- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。

4. 版图与原理图匹配：

- 打开Cadence软件，选择版图与原理图匹配模块。

《集成电路与CAD》课程实验第 4

次实验报告

实验名称：数字集成电路设计

实验目的：

1，掌握模拟集成电路的基本设计流程

2，掌握CADEDNCE基本使用

3，学习物理层版图的设计基础

实验原理：

1，布图规划：

在物理实施过程中，从数据输入到时钟树综合之前，大体可以分为：布图规划、电源规划和布局。

布局又称为标准单元放置，包括对I/O单元的排序放置、模块（block）放置和标准单元的规划。标准单元通常占50%以上芯片面积。

布图规划开始时，要准备好各种基本设计数据和相应的物理库、时序库文件，并输入到布图规划的工具环境中来，为其后的布局和布线做好准备。

2，电源规划

电源规划是给整个芯片的供电设计出一个均匀的网络。

电源网络设置、数字与模拟混合供电、单电源与多电源供电电源网络设置。其中电源环线（power ring）和电源条线（power stripe）的设置为主要工作。

3，布局

I/O单元和模块的布放都属于布局的范畴，由于它们已经在布图规划时完成，因此布局的剩余任务主要是对标准单元的布局。

实验内容与结果分析：

1，前端设计

16位计数器

module count(out,clk,rst); //源程序

input clk,rst; //指定输入

output[3:0] out; //指定输出

reg[3:0] out; //out为4位reg型

initial out=4'd0; //初始，输出为0

always @(posedge clk or negedge rst) //always块

begin

if(!rst) out=4'd0; //如果rst信号为0输出为0

else //否则开始下面

集成电路设计综合实验报告

班级：微电子学1201班

姓名：

学号：

日期：2016年元月13日

集成电路设计综合实验

1

一.实验目的

1、培养从版图提取电路的能力

2、学习版图设计的方法和技巧

3、复习和巩固基本的数字单元电路设计

4、学习并掌握集成电路设计流程

二.实验内容

1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。

2. 设计一个CMOS结构的二选一选择器。

（1）根据二选一选择器功能，分析其逻辑关系。

（2）根据其逻辑关系，构建CMOS结构的电路图。

（3）利用EDA工具画出其相应版图。

（4）利用几何设计规则文件进行在线DRC验证并修改版图。

三.实验原理

1. 反向提取给定电路模块

方法一:直接将版图整体提取（如下图）。其缺点：过程繁杂,所提取的电路不够直观,不易集成电路设计综合实验

2

很快分析出其电路原理及实现功能。

直接提取的整体电路结构图

方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。

CMOS反相器模块CMOS反相器的symbol

CMOS传输门模块 CMOS传输门的symbol 集成电路设计综合实验

3

CMOS三态门模块 CMOS三态门的symbol

CMOS与非门模块 CMOS与非门的symbol

各模块symbol按版图连接方式组合而成的整体电路

经分析可知，其为一个带使能端的D锁存器，逻辑功能如下: 集成电路设计综合实验

4

①当A=1，CP=0时，Q=D，Q—=D—；