下载文档原格式
纳米线无结晶体管所有现存的晶体管都是基于使用向半导体材料当中引入掺杂原子后构成的半导体结来制作完成的。
随着现代器件当中的半导体结之间的距离降低到10nm以下，超出以往的的高掺杂浓度梯度已经变得非常必要。
由于扩散定律和掺杂区域的统计学原理的诸多限制，半导体业在制造这种半导体结上勉励着越来越重大的困难。
在这篇文章当中，我们提出并描述一种新型的晶体管，这种晶体管没有PN结也没有掺杂浓度梯度。
这种器件拥有全部的CMOS 功效并采用硅纳米线构成。
他们拥有接近理想的亚阈值坡度，极低的泄漏电流，在栅压和温度条件下比经典的晶体管结构在迁移率方面有更小的退化。
所有现存的晶体管都是基于PN结结构制作的。
PN结根据所加的偏置实现允许电流通过和阻止电流的功能。
他们的结构是由两块极性相反的半导体相接触构成的.最常见的结就是PN结，它是由富含空穴的P型硅和富含电子的N型硅的接触构成的。
每一本关于半导体器件物理的书都包含一章讲解PN结，通常是处在讲解半导体材料基础的介绍性章节和详细介绍不同种类的晶体管的章节之间。
其他种类的结包括金属和硅组成的肖特基结和异质结，它是一种由两种不同的半导体材料组成的PN结。
双极晶体管包含两个PN结，MOSFET晶体管也是如此。
结型晶体管只有一个PN结，MESFET晶体管包含一个肖特基晶体管。
第一个有关晶体管原理的专利是由奥匈帝国物理学家Julius Edgar Lilienfield 于1925年10月22日在加拿大注册的。
他在几年之后用 "Device for controlling electric current ”的名字在美国注册了这种器件。
但是他从来没有发表过任何关于这种器件的研究文章。
这个Lilienfield晶体管是一个场效应晶体管，有点像现代的金属氧化物场效应晶体管。
它的结构是这样的：一个薄的半导体薄膜放置在一个薄的绝缘层上，这个结构又放置在一个金属电极上。
最后的这个金属电极就像一个器件的栅极一样去工作。
常用N沟道mos管参数N沟道MOS管是一种常用的金属氧化物半导体场效应晶体管（MOSFET），它具有许多优良的特性，广泛应用于电子设备和电路中。
以下是一些常用的N沟道MOS管参数的介绍。
1. 阈值电压（Vth）：阈值电压是指当栅极电压超过一定值时，MOS管开始导通的电压。
对于N沟道MOS管，阈值电压通常为负值，一般在-1V至-5V之间。
2. 最大漏电流（Idss）：最大漏电流是指当栅极电压为零时，N沟道MOS管漏极电流的最大值。
它表示了当MOS管处于关闭状态时的最大漏电流水平，一般为几微安到几毫安。
3. 饱和漏源电压（VDSsat）：饱和漏源电压是指当MOS管处于饱和区时，漏源间的电压。
在饱和区，MOS管的漏源电压会接近其最小可能值，一般为几十毫伏到几百毫伏。
4. 上升沟道电阻（Rdson）：上升沟道电阻是指在N沟道MOS管处于饱和区时，漏源之间的电阻。
它表示了MOS管饱和状态下导通时的电阻水平，一般为几十毫欧到几百毫欧。
5. 峰值漏源电流（Idp）：峰值漏源电流是指在N沟道MOS管导通时，漏极电流的最大值。
它表示了MOS管能够承受的最大电流水平，一般为几安到几十安。
6. 开启时间（ton）和关闭时间（toff）：开启时间是指MOS管从关断状态到完全导通所需的时间，关闭时间是指MOS管从导通状态到完全关断所需的时间。
它们是描述MOS管开关速度的重要参数，一般为几十纳秒到几百纳秒。
7. 电源电压（Vdd）：电源电压是指N沟道MOS管工作时的电源供应电压。
它决定了MOS管工作的电压范围，一般为几伏到几十伏。
8. 输入电容（Ciss）：输入电容是指N沟道MOS管的输入端（栅极）与输出端（漏极）之间的电容。
它影响着MOS管的输入和输出特性，一般为几皮法到几十皮法。
9. 漏源电容（Coss）：漏源电容是指N沟道MOS管的漏极与源极之间的电容。
它影响着MOS管的开关速度和功耗，一般为几皮法到几十皮法。
10.载流能力：载流能力是指N沟道MOS管能够承受的最大电流负载。
sic mos 掺杂浓度阈值电压SIC MOS（碳化硅金属氧化物半导体场效应晶体管）是一种新型的半导体器件，具有高温、高电压和高频率等优点。
在SIC MOS中，掺杂浓度是一个重要的参数，它决定了器件的性能和工作特性。
掺杂浓度是指在制造过程中向半导体材料中引入杂质的数量。
在SIC MOS中，通常使用氮（N）或铝（Al）等元素进行掺杂。
掺杂浓度的大小直接影响到器件的阈值电压。
阈值电压是指在场效应晶体管中，当栅极电压达到一定值时，导电通道开始形成的电压。
阈值电压决定了晶体管是否能够开启和关闭。
在SIC MOS中，通过调节掺杂浓度可以改变阈值电压的大小。
当掺杂浓度较低时，阈值电压较高。
这意味着需要较大的栅极电压才能使晶体管开启。
这种情况下，SIC MOS具有较高的耐压能力和较低的漏电流，适用于高压应用。
当掺杂浓度适中时，阈值电压也适中。
这种情况下，SIC MOS具有较好的开关特性和较低的导通电阻，适用于高频率应用。
当掺杂浓度较高时，阈值电压较低。
这意味着晶体管可以在较小的栅极电压下开启。
这种情况下，SIC MOS具有较低的开启功耗和较高的开关速度，适用于低功耗和高速应用。
因此，在设计SIC MOS时，需要根据具体应用需求选择合适的掺杂浓度。
过低或过高的掺杂浓度都会影响器件性能和工作特性。
通过合理调节掺杂浓度，可以实现SIC MOS在不同应用场景下的最佳性能表现。
总之，掺杂浓度是影响SIC MOS性能和工作特性的重要参数之一。
通过调节掺杂浓度可以改变器件的阈值电压，从而实现不同应用场景下的最佳性能表现。
在设计和制造过程中需要仔细考虑掺杂浓度的选择，并进行合理调节。
mos管库纳qn参数
库纳QN（Kun QN）参数是描述MOSFET（金属氧化物半导体场效应晶体管）性能的一种参数，包括以下几个部分：
1. 阈值电压（Threshold Voltage）：这是MOSFET开始导通的最小电压。
在库纳QN参数中，这个值通常表示为VTO。
2. 开启电压（On-state Voltage）：这是在MOSFET完全导通时，源极和漏极之间的电压。
在库纳QN参数中，这个值通常表示为VDS。
3. 饱和电压（Saturation Voltage）：这是在MOSFET完全饱和时，源极
和漏极之间的电压。
在库纳QN参数中，这个值通常表示为VDSAT。
4. 漏源极电阻（Drain Source Resistance）：这是在MOSFET完全导通时，源极和漏极之间的电阻。
在库纳QN参数中，这个值通常表示为RDS。
5. 跨导（Transconductance）：这是描述MOSFET放大能力的参数，表
示为gm。
这些参数共同决定了MOSFET的性能，包括其开关速度、功耗、效率等。
MOS阈值电压VT晶体管阈值电压晶体管阈值电压（Threshold voltage）：场效应晶体管（FET）的阈值电压就是指耗尽型FET的夹断电压与增强型FET的开启电压。
（1）对于JFET：耗尽型JFET的沟道掺杂浓度越高, 原始沟道越宽，则夹断电压就越高；温度升高时，由于本征载流子浓度的提高和栅结内建电势的减小, 则夹断电压降低。
对于长沟道JFET，一般只有耗尽型的器件；SIT（静电感应晶体管）也可以看成为一种短沟道JFET，该器件就是增强型的器件。
（2）对于MOSFET：*增强型MOSFET的阈值电压VT是指刚刚产生出沟道(表面强反型层)时的外加栅电压。
①对于理想的增强型MOSFET（即系统中不含有任何电荷状态，在栅电压Vgs = 0时，半导体表面的能带为平带状态），阈值电压可给出为VT = ( SiO2层上的电压V i ) + 2ψb = －[2εεo q Na ( 2ψb )] / Ci + 2ψb ,式中V i ≈ (耗尽层电荷Qb) / Ci，Qb =－( 2εεo q Na [ 2ψb ] )，Ci是单位面积的SiO2电容，ψb是半导体的Fermi势（等于本征Fermi能级Ei与Ef之差）。
②对于实际的增强型MOSFET，由于金属-半导体功函数差φms 和Si-SiO2系统中电荷的影响, 在Vgs = 0时半导体表面能带即已经发生了弯曲，从而需要另外再加上一定的电压——“平带电压”才能使表面附近的能带与体内拉平。
因为金属-半导体的功函数差可以用Fermi势来表示:φms = (栅金属的Fermi势ψG )－(半导体的Fermi势ψB ) ,ψb = ( kT/q ) ln(Na/ni) ，对多晶硅栅电极(通常是高掺杂)，ψg≈±0.56 V [+用于p型, －用于n 型栅]。
而且SiO2/Si 系统内部和界面的电荷的影响可用有效界面电荷Qf表示。
从而可给出平带电压为Vfb = φms－Qf /Ci 。
mos晶体管的工作原理
MOS晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor）是一种基于半导体材料的电子器件，主要由金属
栅极、氧化物绝缘层和半导体底座构成。
MOS晶体管的工作原理可以分为三个主要阶段：截止区、线
性区和饱和区。
1. 截止区：当栅极电压低于半导体底座的临界电压（即阈值电压）时，MOS晶体管处于截止状态。
在这种状态下，栅极无
法形成足够的电场，无法形成有效的电子导流通道，这样导致源极和漏极之间没有电流流动。
2. 线性区：当栅极电压高于阈值电压，但没有达到最大电压时，MOS晶体管处于线性区。
在这种状态下，栅极的电场会引起
半导体底座中的自由电子进行电导。
漏极和源极之间的电流正比于栅极与漏极之间的电压差，并且可以通过调节栅极电压来控制电流的大小。
3. 饱和区：当栅极电压达到最大电压时，MOS晶体管处于饱
和区。
在这种状态下，栅极电场已经饱和，无法更进一步增加。
这导致电子在MOS管底座中形成一个电导通道，源极和漏极
之间的电流开始饱和，基本不再随栅极电压的变化而改变。
通过调节栅极电压，可以实现对MOS晶体管的导通与截止控制。
这种电压控制特性使得MOS晶体管成为现代电子器件中
最常用的器件之一，广泛应用于逻辑电路、放大器、存储器等各种应用中。
mos管阈值电压公式推导MOS 管（金属-氧化物-半导体场效应晶体管）在现代电子学中可是个非常重要的角色呀！咱们今天就来好好聊聊 MOS 管阈值电压公式的推导。
在开始推导之前，咱们先得搞清楚啥是阈值电压。
简单来说，阈值电压就是让 MOS 管从截止状态转变为导通状态的那个最小栅极电压。
就好像是打开一扇门需要的最小力气一样。
为了推导这个公式，咱们得先从 MOS 管的结构和工作原理说起。
MOS 管有三个极，分别是栅极（G）、源极（S）和漏极（D）。
它就像一个控制水流的阀门，栅极电压就像是控制阀门开关的把手。
当栅极上没有电压的时候，源极和漏极之间就像是被一道墙隔开，电流几乎流不过去，这就是截止状态。
可一旦在栅极上加了电压，情况就不一样啦。
在栅极下面会形成一个沟道，电流就能从源极流到漏极，这就是导通状态。
那这阈值电压到底是怎么来的呢？这就得考虑到半导体的物理特性啦。
比如说，半导体中的电荷分布、电场强度等等。
咱们假设一个简单的情况，就是一个理想的 MOS 管。
这时候，我们可以通过求解泊松方程来得到电场分布，然后再根据电场和电势的关系，算出阈值电压。
这里面涉及到的物理知识可不少呢。
比如说，什么是泊松方程？简单说，它就是描述电场和电荷分布关系的一个方程。
这就像是一个神秘的密码，能让我们解开 MOS 管的工作之谜。
还记得我之前在实验室做实验的时候，为了搞清楚这个阈值电压的推导，那可是费了好大的劲。
一堆的仪器设备，各种复杂的线路连接，眼睛都快盯花了。
但是当我最终算出那个结果，看到实验数据和理论推导完美匹配的时候，那种满足感和成就感，真是没法形容！咱们继续说回这个推导。
在实际情况中，可没那么理想啦。
会有各种因素影响，比如氧化层中的电荷、界面态等等。
这就像是在路上遇到了各种绊脚石，让我们的推导变得更加复杂。
但是，咱们可不能被这些困难吓倒。
通过不断地修正和完善，我们还是能够得到比较准确的阈值电压公式。
总之，MOS 管阈值电压公式的推导可不是一件轻松的事儿，需要我们有扎实的物理基础，还要有耐心和细心。
junctionless纳米线晶体管的阈值电压摘要这项工作提出了一种基于物理的分析模型中的junctionless纳米线的晶体管（JNTs）阈值电压。
该模型基于对二维泊松方程的解决并包括了对JNT宽度，高度和掺杂浓度的依赖。
量子限制效应也被考虑在模型的制定。
该模型使用nMOS和pMOS的JNTs实验结果验证，并且使用了三维TCAD模型法，在该方法中纳米线的宽度和高度，掺杂浓度，栅氧化层厚度和温度有所变化。
栅氧化层电容也被解决旨在充分地计算非平面设备的电容。
温度对JNTs上的阈值电压的影响也进行了分析。
现有的模型和实验与仿真数据非常吻合，充分地描述了JNT阈值电压。
（在这篇文章中的一些数字的颜色只有在电子版）1。
介绍MOS器件的小型化导致了栅极对沟道充电控制的丧失由于部分的充电被漏极/源极耗尽区。
为了减少短通道效应，多栅装置已被开发[1-6]，从而可以更好地静电控制。
因此，这些器件被认为是亚20纳米时代非常有前途的。
然而，对于拥有极度降低的沟道长度的晶体管，源极/漏极的极端尖锐结的形成（避免扩散杂质进入沟道）构成了一个高复杂性的过程，例如，进一步小型化变得相当具有挑战性。
Junctionless纳米线的晶体管（JNTs）的开发旨在为这个问题提供一个解决方案，另外他们有吸引力的数字和模拟的性能已经被专注于于最近的几项研究。
JNT是硅纳米线被栅堆积所包围。
源/漏区的沟道具有相同的掺杂类型（n型nMOS和pMOS的p-型）和浓度（ND 或NA，分别为NMOS或PMOS）使得没有了掺杂梯度和消除杂质扩散相关的问题[8]。
该设备被重掺杂并且工作方式类似于的积累型SOI MOSFET的AMSOI）[17]。
然而，正如Kranti所言[18]，JNTs大部分时间运行于部分掺杂并拥有减少的电场的区域，然而AMSOI 晶体管主要工作于具有高电场的堆积区。
一个nMOSJNT的原理图见图1（A），而其纵截面图见图1（B）。
纳米线的宽度（W）和高度（H），栅氧化层厚度（Tox）与沟道长度（L）见图1。
无结设备为改变其尺寸时来得到不同的阈值电压（VTH）提供了很高的灵活性，也提出了在三栅反转模型设备上更高的VTH对温度的依赖[19，20]。
这项工作提出了一种在JNTs栅氧化层电容内部具有特殊结构和对温度的依赖性的阈值电压分析模型。
该模型包括了对纳米线的宽度和高度的依赖，掺杂浓度，栅氧化层厚度和温度。
第2节介绍的模型推导，第3节分析栅极氧化层电容，第四节对该模型进行了验证，第5节分析了温度依赖性。
最后，第6节得出结论。
图1。
示意图的一个n-沟道JNT（A）和其纵向部分（B）。
2。
阈值电压模型推导为了导出一个nMOS的阈值电压模型二维的泊松方程已经被用于：方程方程FUR代表电势，x和z表示的宽度和高度方向，分别在图1中所示，εSi是硅的介电常数和q为电子电荷。
在JNTs中，阈值电压被耗尽区的宽度所控制，而不是由形成堆积层或反型层控制。
出于这个原因，在泊松方程中载流子的密度被忽视的，只有扩散电荷有效。
两边同时乘以（1）的，可以得到下面的等式：为了简化这个方程的近似，变化同样在x和z方向（D / DX = D / DZ）使用，导致虽然电势在x和z方向不同。
值得注意的是这种近似只在找到的表面电势和表面电子区域之间的关系时才被引用。
仿真结果表明，最小电势和表面电势的差异和最小电场和表面电势之间的差异表面电场在两个顶面和侧壁的表面是近似相同的，支持了这种近似的正确性。
必须下定决心，整合的边界条件方程（3）。
阈值电压可被视为当散装传导开始发生在时的栅极偏压。
这条件被满足于没有被耗尽的沟道中有一个中心点。
当源级直接连接到接地，因为没有结，在这一点上的电位可以视为零。
此外，电场也由于处于GAA对称性结构的中心而为0。
为了简化模型的导出，表面电势和表面上的电场在沟道长度方向上被认为是常数。
这个假设可以被理解为和Esurface的有效值。
与这些边界条件，等式（3）可以被合成为：导出以下电势和电场之间的关系式；Esurface =？QNDε。
（5）MOS电容器的电压降（Vox的）中描述如下：VOX = （6）QSI是每单位长度的电荷密度，Cox是每单位长度的栅极电容。
后者将在第3节解决。
电荷密度QSi可以通过表面电场获得：QSI =εSiEsurface（2H + W）。
（7）值得注意的是，要想得到每单位长度的电荷密度，电场必须乘以栅极的总宽（2H + W）。
当器件处于阈值导通状态时，所有的体电荷被耗尽。
即QSI = qNDWH。
在栅极偏压（VG）的任何一点增大将导致装置变成部分耗尽状态。
结合考虑这个部分与方程（7）和（5），表面电势可写为（8）考虑MOS电容器，公式可以写成，VFB - VG - 表面QSI考克斯（9）其中，VFB是平带电压。
代入（8）和（9）中的QSI，阈值条件下的VG（VG = VTH）等于：VTH = V（10）对于尺寸减小为10nm或更小的装置，载体是受量子限制的[21]。
为了解释这种效果，一个衍生自一级传导带薛定谔方程求解的术语加等式（10）上并得以下结果：（11）式子中H是归一化的普朗克常量，Me是有密闭效电子质量接着（11）式可以写成：（12）其中，A和P是设备的横截面面积和栅极周长（A = WHand P = 2H + W的矩形截设备），detE0是基于量子限制导带最低能级的变化量等式（12）可以被认为JNTs阈值电压一个通用的表达式，并也已成功地应用于于圆柱形纳米线[22]。
这个涉及到量子限制术语可以在圆柱形装置中被相应的计算出。
一个类似于（12）的方程可以被用来计算pMOS JNTs得阈值电压：（13）其中是空穴有效质量。
3。
栅氧化层电容每单位长度的栅极电容一般近似等于=（εox.P /），其中角电容被忽略。
tox远小于W和/或H时该近似是有效的，如W = H = 60 nm，tox= 2纳米（tox为3％的W和/或H）。
然而，对于尺寸减小的设备，如JNTs，栅氧化物厚度变得可以与W和H相匹配，即W = H =10nm，tox= 2纳米（tox是20％的W和/或H）。
在这中情况下，角落电容起着重要的作用且不能被忽视。
为了获得更精确的cox 值，此外计算中新增的一个术语内容被引入：cox=εox（14）其中，f是常数，f对应于角落电容（角落电容不依赖于设备的尺寸）。
图2时纳米线的横剖面图，该图强调了装置的角部。
左上角（表示为ABCD），电容必须在左边和上边（DA和AB）和C点之间获得的，相似的方式获得右上角电容(侧（FG和EF）和点H）。
由。
2tox。
在这种情况下，静电电容在中心（C，H）和它的三面（AD，AFFG）之间进行计算。
可以注意到，这个电容不依赖设备外形尺寸（W，H和tox），而呈现出固定值。
从等式（14）可得，电容有以下两部分构成：顶部和两个侧边电容及角电容。
电容Ccorners是单位正方形的电容（CUS）的一半，（Ccorners = CUS / 2。
[25]，CUS = 0.367×4·π·εox。
如上可得，可以解得f = CUS /（2·εox）。
因此，f已经计算公式为f = 2.3059。
在实际情况中，为圆形的制造工艺。
即使在这种情况下，系数f可以适当处理的角部对阈值电压的影响。
这部分将在第4节将与实验设备比较。
4。
模型验证为了验证所提出的模型并分析f可否准确地表示角的影响，阈值电压用等式（11）计算的，分别考虑和忽略f，并与三维模拟结果进行对比。
n型器件的三维模拟使用Sentaurus的工具进行[26，27]，阈值电压则通过求二次导数得到，[28]漏极偏压为50 mV。
这个基于数学的方法也成功地应用到了积累型SOI器件[29，30]，它能够确定每个传导机制（耗尽型和增强型）的开端。
模拟装置呈现了L = 1微米及P +型多晶硅栅。
纳米线的高度和宽度分别为W = H = 10nm时，栅氧化层厚度从1到7 nm变化，掺杂浓度则处于5×1018和4×1019 cm-3之间。
密度梯度量化模型被用于解释量子限制。
禁带变窄模型与温度依赖和掺杂浓度重组模型也被纳入考虑[27]。
而图3（B）中VTH作为栅极氧化层的厚度的函数。
很显然f校正了角效应，和模型结果与模拟数据在误差为30 mV之内有效的匹配。
当增加的ND/或TOX并且忽视f时，模拟与数值计算得到的VTH之间的误差增大，例如tox= 7nm的和ND = 1×1019厘米3，误差VTH为340毫伏。
当f被考虑进去时，在具有相同的特性设备中该误差下降到小于10 mV。
出于这个原因，因子f是将要使用在所有计算VTH的工作中。
为了分析模型准确预测设备上依赖于设备特性的阈值电压的能力，f的宽度和高度介于5〜30nm，栅极氧化层的厚度介于1和7nm之间，掺杂浓度介于0.5×1019和5×1019厘米-3之间。
图4给出的漏极电流在半对数标度下对栅压的函数，从这个图中，可以看出，定义在完全耗尽状态下的VTH（第2节）对JNTs是足够的。
仿真和模拟的结果示于图5中，在图中阈值电压分别为纳米线的宽度（A），高度（B）中，栅极氧化层的厚度（C）和掺杂浓度（D）的函数。
从该图中，很显然，该模型准确的预测了阈值电压对W，H，ND和tox的依赖性。
图5（A）- （C），模拟得到的阈值电压于数值计算的阈值电压的误差没有呈现随着w，h，nd或tox的变化而增加的趋势，且该误差最大为30mv左右。
对于图5（D）表明：误差在掺杂浓度ND = 2×1019 cm-3是最小，在增加或减少掺杂浓度时误差均会增加。
在曲线中，在模拟范围内得到的最大误差为33mv。
通过三维模型模拟验证后，其结果与实验数据进行比较。
测得的n-型器件依据[7]中所描述的过程在SOI晶片进行定制。
纳米线的高度约10nm，纳米线掩模宽度（Wmask）在23和50纳米之间变化（装置有效宽度预期为约5-10纳米低于掩模宽度）。
对于每个Wmask，12种不同的设备分别在晶片上不同区域进行测试，在不同的晶片区域，其中可能有轻微的尺寸或掺杂浓度上的不同。
这些器件还提出了ND = 1×1019 cm-3和tox=10nm。
图6给出了模拟和测得的阈值电压在Wmask减少了8 nm的对比。
该模型呈现出与实验数据的匹配。
根据[7]制作的PMOS器件被测量，并且从中所提取的阈值电压与模型在图7中进行比较。
在这种情况下，该栅极材料是N +多晶硅，这导致平带电压约为-1.1 V.，对于每个wmask，六个在晶片不同区域的器件被测量。
同样，该模型展现了与实验数据的一致性5。
温度的影响考虑到不完全电离，由Altermatt所提出的模型等[32]与方程（12）和（13）一起使用，其中的掺杂浓度（NA或ND）被离子掺杂密度（NA- ND+）所替换。
