Verilog-冒泡排序资料教学内容

V e r i l o g-冒泡排序资
料
深圳大学实验报告
课程名称： Verilog数字系统设计
实验名称：四个8位2进制输入数据的冒泡排序学院：信息工程学院
专业：电子信息工程班级：2010级电子2班组号：指导教师：
报告人：学号：
实验时间： 2012 年 11 月 6 日星期二
实验地点南区N413
实验报告提交时间： 2012.11.11
仿真波形RTL级仿真：
综合后门级仿真：
B.Verilog程序代码_纯组合逻辑
仿真结果：
仿真波形RTL级仿真：
综合后门级仿真：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。

2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。