简单cpu的电路连接图
- 格式:doc
- 大小:8.99 MB
- 文档页数:6
使用MAX+PLUS II绘制CPU中的部分电路
选下列题目之一进行实验:(每个实验都有一项要求是属于较高要求选作的)
1、绘制“非常简单CPU”数据通路
2、绘制移位——相加乘法电路
附1:绘制“非常简单CPU”数据通路
在实验资料中已给出6位寄存器、6位计数器两个元件的设计文件:reg6.gdf和cou6.gdf。
绘制“非常简单CPU”数据通路步骤及指导:
非常简单CPU的寄存器:一个8位累加器AC,一个6位的地址寄存器AR,一个6位的程序计数器PC,一个8位的数据寄存器DR,一个2位的指令寄存器IR。其数据通路详见教材。
1、零件制作
6位寄存器 reg6.gdf (自行设计)
类似于8位寄存器,6位寄存器是由6个d触发器连接成的
6位计数器 cou6.gdf (自行设计)
8位寄存器 (可选择74系列宏函数74273)
将八个d触发器如图连接起来,构成八位寄存器
8位计数器 (由两个74161构成)
2位寄存器 (由D触发器构成,自行设计)
6三态缓冲器 (自行设计,可由74244内部逻辑修改而成)
8三态缓冲器 (选择74系列宏函数74244,或作修改)
alu模块 (自行设计,限于时间,其内部逻辑不作要求)
此为选择器,根据ttl选择的已有器件
此为两个加法器相连,充当alu部分的八位并行加法器
此为八位与门
此为alu整体部件的电路图
2、选择器件,加入数据通路顶层图
8位累加器AC:选择8位计数器
6位地址寄存器AR:reg6
6位的程序计数器PC:cou6
8位的数据寄存器DR:选择8位寄存器
2位的指令寄存器IR:选择2位寄存器
3、为PC、DR加入三态缓冲器。
4、调整版面大小,器件位置。
5、设计地址引脚、数据引脚、8位内部总线,加入数据引脚到内部总线的缓冲器。
6、连接各器件之间以及到内部总线的线路,设计并标注各控制信号。
7、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说明及顶层的“非常
简单CPU”数据通路图。
下图即为简单cpu的连接图,并通过编译