下载文档原格式
专利名称：一种新型高精度比较器电路专利类型：实用新型专利
发明人：梁会锋,林茂,于涛,沈怿皓
申请号：CN202121619285.9
申请日：20210716
公开号：CN215728408U
公开日：
20220201
专利内容由知识产权出版社提供
摘要：本实用新型公开了一种新型高精度比较器电路，包括模拟比较器，所述模拟比较器内包括内部参考电压生成电路和内部电阻分压电路，所述内部参考电压生成电路分别连接正端比较器和内部电阻分压电路，所述内部电阻分压电路连接负端比较器，所述正端比较器和负端比较器的输出端共同连接使能比较器。
本实用新型通过内部参考电压生成电路和内部电阻分压电路既可以实现两路外部输入电压EVN0与CMPN之间的比较，也可以实现VDD或外部输入的电压检测功能，且通过配置电阻分压网络寄存器实现比较器配置判断，增加比较和检测精度。
申请人：上海中基国威电子股份有限公司
地址：200000 上海市浦东新区中国(上海)自由贸易试验区芳春路400号1幢3层
国籍：CN
代理机构：上海汇齐专利代理事务所(普通合伙)
代理人：朱明福
更多信息请下载全文后查看。
(19)中华人民共和国国家知识产权局(12)实用新型专利(10)授权公告号 (45)授权公告日 (21)申请号 201920489655.8(22)申请日 2019.04.09(73)专利权人 深圳市万微微电子技术有限公司地址 518000 广东省深圳市龙岗区宝龙街道宝龙社区宝龙四路2号安博科技宝龙厂区2号厂房1406(72)发明人 刘磊 熊力嘉 (74)专利代理机构 深圳市远航专利商标事务所(普通合伙) 44276代理人 田志远 张朝阳(51)Int.Cl.H03K 5/24(2006.01)(ESM)同样的发明创造已同日申请发明专利(54)实用新型名称一种高精度绝对电压比较器的实现电路(57)摘要本实用新型公开了集成电路设计技术领域中的一种高精度绝对电压比较器的实现电路，包括比较器，输入电压信号及基准电压，比较器的一个输入端经过第一分压电阻串接地，第一分压电阻串包括第一分压电阻和至少一个第一修调电阻；比较器的该输入端还经过第二分压电阻串与输入电压信号连接，第二分压电阻串包括第二分压电阻和至少一个第二修调电阻；每个第一修调电阻和每个第二修调电阻均与对应的金属熔丝并联。
本实用新型可以对单一电阻匹配误差/放大器输入随机匹配误差/参考源电压随机误差进行修调，得到所需的绝对精度的电压比较器，且可修调的精度高，整个修调操作简单，节省了修调所需时间和工艺成本，具有广泛适用性。
权利要求书1页 说明书6页 附图2页CN 209731200 U 2019.12.03C N 209731200U权 利 要 求 书1/1页CN 209731200 U1.一种高精度绝对电压比较器的实现电路，包括比较器，输入电压信号及基准电压，所述比较器的一个输入端与所述基准电压连接，其特征在于，所述比较器的另一输入端经过第一分压电阻串接地，所述第一分压电阻串包括第一分压电阻和第一修调电阻串，所述第一修调电阻串包括至少一个第一修调电阻；所述比较器的该另一输入端还经过第二分压电阻串与所述输入电压信号连接，所述第二分压电阻串包括第二分压电阻和第二修调电阻串，所述第二修调电阻串包括至少一个第二修调电阻；每个所述第一修调电阻和每个所述第二修调电阻均与对应的金属熔丝并联。
电压比较器的设计陈磊 崔丹 辛颖 宋毅彬（物理与电气信息工程学院 09应用物理 大庆师范学院）摘 要:电压比较器是集成运放在非线性状态下的具体应用,它源自于集成运放优良的性能,即趋于无穷大的电压放大倍数,使之两输入端谁的电位高输出反映谁的特征来完成比较功能. 深刻理解这一本质问题,对我们学习电子线路是十分重要的.关键词:集成运放;电压比较器;非线性应用0 引言电压比较器是一种常用的模拟信号处理电路，功能是将一个模拟电压与一个参考电压进行比较。
在自动控制及自动测量系统中，常常将比较器应用于报警、模/数转换以及各种非正弦波的产生和变换等。
由于比较器的输出只有高电位或低电位两种状态，所以其中的集成运放常常工作在非线性区域。
从电路结构来看，运放经常处于开环或正反馈状态。
1 集成运放集成运算放大器,简称为集成运放. 它实际上是一个高增益的多级直接耦合放大器,最早用于模拟计算机,并由此而得名. 随着电子技术的高速发展,集成运放不断升级换代,其性能参数和技术指标不断提高,而价格日益降低. 它的应用早已超出运算的范畴之外,已成为一种通用性很强的功能性器件,它的应用犹如六、七十年代无线电电路中的三极管一样,已成为现代电子电路中的核心器件,正如三级管一样,如略去电源端和调零端以外,集成运放的符号也有三个端,即反相输入端、同相输入端和输出端.集成运放的高增益,其含义是开环电压放大倍数趋于无穷大,其次输入电阻高,几乎不从信号源索取电流;输出电阻低,带负载的能力很强. 这三点是集成运放多项性能指标中的集中体现. 尤其是前两条,是分析运放线性应用的原始依据,即可以演变为所谓“虚短”和“虚断”的两条重要性质。
u-u- _ u o + u+ u+ _图5-1 运放的符号+_+_ 图1 由于输出和输入可写为0u ()-+-=u u A u ,因为开环电压放大倍数u A 趋于无穷大,线性应用时:-+=u u ,即“虚短”. 非线性应用时,某时刻两输入端谁的电位高,输出就反映谁的特征,即:当-+>u u ,输出0u 趋于正向饱和;当-+<u u ,输出0u 趋于负向饱和. 这是集成运放运用于非线性状态的本质特征。
一种高性能的CMOS电压比较器设计作者：苟欣来源：《电子技术与软件工程》2016年第12期设计一种高性能的电压比较器，该比较器采用两级放大电路和推挽输出级电路，应用差分放大电路减少共模干扰，应用共源共栅电路减少失调电压，应用推挽输出级电路提高输出驱动能力。
在Cadence环境下基于TSMC 0.18μm CMOS工艺下完成电压比较器的设计。
仿真得到比较器的增益为92.123dB，带宽为10MHz，上升延时为913ps，下降延时为754ps，失调电压为150μV，功耗为0.289mW，版图面积为29.56μm×25.68μm。
它具有高增益、低失调电压、低功耗等特点，可用于高精度测时电路中。
【关键词】电压比较器高增益低功耗失调电压模拟集成电路中比较器是一个基本模块，广泛应用于模拟信号到数字信号的转换。
在A/D 转换器中，电压比较器的增益，带宽，功耗，失调电压的特性严重影响整个转换器的转换速度和精度，传统的电压比较器采用多级结构，使用输入失调存储技术（IOS）和输出失调存储技术（OOS）对失调电压进行消除，增加了电路结构的复杂度和功耗，芯片面积也越来越大。
但随着应用速度越来越高，功耗要求越来越低，IOS和OOS要求放大器有足够高的增益和带宽，这些因素对于其发展有一定的制约作用。
本文设计的电压比较器电路结构简单，采用了两级放大结构，前级放大采用差分放大电路，利用差分电路抑制共模信号的干扰，提高了共模抑制比，减少了信号中噪声的干扰，第二级放大采用共源共栅电路对失调电压进行了很好的控制，使电路的失调电压达到150μV，输出级采用推挽输出电路提升了输出的驱动能力，整个比较器的功耗非常低，芯片整个面积仅为29.56μm×25.68μm。
该比较器设计主要用于高精度时间测量芯片中，通过比较器产生一个低延时的门控信号，对于整个时间测量电路达到一个精准的控制。
通过仿真结果得知，该电压比较器满足应用需求。
一种中速高精度模拟电压比较器的设计1引言在A／D转换器中，比较器重要性能指标是工作速度、精度、功耗、输入失调电压、正反馈时产生的回程噪声等，这些指标影响和制约着整个A／D转换器的性能。
高速比较器速度较快，一般采用锁存器(Latch)结构，但是失调和回程噪声较大，精度在8位以下，用于闪烁(Flash)、流水线(Pipeline)型等高速A/D转换器。
高精度比较器可分辨小电压，但速度相对较慢，一般采用多级结构，且较高的精度决定失调校准的必要性。
这里设计的比较器是用于输入范围2．5V、速度1MS／s、精度12位的逐次逼近型A／D转换器，为了满足A／D转换器的性能指标，则需采用中速高精度的比较器。
2比较器的设计由于该比较器用于输入电压2．5V、速度1MS／s、精度12位的逐次逼近型A／D转换器，因此比较器的精度至少应达到1／2LSB，即0．3mV的电压，速度高于12MHz，并且需要考虑一定的设计余量，所以暂定指标为精度O．2mV、速度20MHz。
该中速高精度的比较器通常采用多级结构实现。
在利用锁存器速度高、功耗小等优点的基础上，采用3级前置放大器组成的预放大级提高精度；采用输入失调储存与输出失调储存技术相结合的办法降低甚至抵消失调的影响；采用共源共栅、源随器结构的前置放大器和锁存器的时钟控制来抑制回程噪声的影响；采用数字触发电路获得高性能的数字输出信号。
需要注意的是必须准确处理好比较器的各个工作阶段，使其各部分协调工作，降低相互之间的干扰，以达到最优的性能。
2．1总体结构与失调校准技术图1为比较器电路的总体结构框图。
采用3级电容耦合的前置放大器加锁存比较器的结构，其中耦合电容可用于失调储存，开关用于控制比较器工作。
暂不考虑锁存比较器的时钟控制以及整个电路的复位工作，该比较器工作大致分为2阶段：首先是失调校准阶段，S1断开，S2闭合，使预放级1的正负输入端连接在中间电压Vcm上，同时，S3～S6闭合，这样预放级1的输出失调电压就存储在C1、C2上，预放级2和预放级3的输入失调电压则分别存储于C1、C2和C3、C4；然后是比较阶段，S1闭合，S2～S6断开，比较器开始比较Vcm和Vin，由于预放级1～3的失调电压绝大部分存储在电容C1～C4上，因此失调电压相互抵消，同时由于3级前置放大器增益的存在，锁存比较器失调电压的影响也减小相应倍数。
一、实验目的
1．通过实验，熟悉电压比较器的原理；
2．掌握电压比较器的设计步骤和方法；
二、实验内容及原理
1．搭建求和型比较电路，分析比较电路的门限电平，
1）仿真观察输入为三角波的比较器输出信号，记录门限电平；
2）输入为三角波上叠加小幅值的高频正弦波信号时，记录电平比较器的“振铃”现象。
2．搭建滞回比较器，分析滞回比较电路的高低两个门限电平
1）仿真观察输入为三角波的比较器输出信号，记录门限电平；
2）输入为三角波上叠加小幅值的高频正弦波信号时，记录是否会出现“振铃”现象。
3．搭建窗口比较电路，分析输入为三角波信号时，输出信号的波形，并调整比较窗口门限电平，观察记录输出信号的波形变化。
三、实验步骤
1．设计信号比较电路，并在MultiSim环境下搭建仿真电路。
2．把信号发生器接入输入端。
3．用示波器测量信号观测与理论计算是否相符。
四、实验数据
1-1
1-2
2-1
2-2
3-1
五、实验结论与感悟
熟悉了电压比较器的原理，掌握了电压比较器的设计步骤和方法。
相比于求和比较器，滞回比较器可以有效地消除振铃现象。
【关键词】电压比较器高增益低功耗失调电压模拟集成电路中比较器是一个基本模块，广泛应用于模拟信号到数字信号的转换。
在a/d 转换器中，电压比较器的增益，带宽，功耗，失调电压的特性严重影响整个转换器的转换速度和精度，传统的电压比较器采用多级结构，使用输入失调存储技术（ios）和输出失调存储技术（oos）对失调电压进行消除，增加了电路结构的复杂度和功耗，芯片面积也越来越大。
但随着应用速度越来越高，功耗要求越来越低，ios和oos要求放大器有足够高的增益和带宽，这些因素对于其发展有一定的制约作用。
本文设计的电压比较器电路结构简单，采用了两级放大结构，前级放大采用差分放大电路，利用差分电路抑制共模信号的干扰，提高了共模抑制比，减少了信号中噪声的干扰，第二级放大采用共源共栅电路对失调电压进行了很好的控制，使电路的失调电压达到150μv，输出级采用推挽输出电路提升了输出的驱动能力，整个比较器的功耗非常低，芯片整个面积仅为29.56μm×25.68μm。
该比较器设计主要用于高精度时间测量芯片中，通过比较器产生一个低延时的门控信号，对于整个时间测量电路达到一个精准的控制。
通过仿真结果得知，该电压比较器满足应用需求。
1 电压比较器结构如图1所示为cmos电压比较器原理图，该比较器由偏置电路、差分放大器、共源放大器和推挽级输出电路组成。
其中，m1管和m2管组成偏置电压电路，为差分放大器和共源放大器提供偏置电压。
通过调节m1管和m2管的宽长比，让差分放大器和共源放大器得到合适的工作电流，合理设计差分放大器和共源放大器，主要考虑输入失调电压、输入共模范围、输出信号的增益和带宽的影响，设计出一个性能最优的比较器电路。
m10管和m11管组成一个推挽输出级电路，提升输出信号的驱动能力，为了能更好的和其它电路进行协同工作。
该电压比较器的工作原理如下：是同相输入端，是反相输入端。
当输入电压高于时，m3管导通，，m3管和m7管的电流相同，m8管又与m7管为镜像电流关系，m8管导通，使，b点为高电平，c点为低电平，vo输出高电平。
模拟电路比较器设计一、引言在电子电路设计领域，比较器是一种重要的元件，常用于比较两个电压的大小。
本文将介绍模拟电路比较器的设计原理和方法，以及一些常见的比较器电路。
二、比较器的工作原理比较器是一种高增益放大器，其输出电压取决于输入电压与参考电压的差异。
一般情况下，比较器的输入电压包括正输入和负输入两个端口，输出则取决于两个输入端口之间的电压差。
三、设计要点1. 选择比较器类型常见的比较器类型有开环比较器和闭环比较器，根据设计要求选择合适的比较器类型。
2. 输入电压范围根据实际应用需求确定输入电压的范围，并选择合适的比较器能够满足这一范围。
3. 参考电压选择根据比较器的输入电压范围选择合适的参考电压，确保比较器能够正确工作。
4. 输出逻辑电平确定比较器的输出逻辑电平，一般为高电平和低电平，并根据需要进一步设计输出电路。
四、常见比较器电路1. 基准电平比较器基准电平比较器使用一个恒定的参考电压作为基准，将输入电压与此参考电压进行比较。
当输入电压高于基准电平时，输出高电平；当输入电压低于基准电平时，输出低电平。
2. 连续比较器连续比较器常用于模拟信号处理电路中，通过连续比较输入信号与多个参考电平之间的差异，实现高精度的信号处理。
3. 比较器与其他电路的结合比较器可以与其他电路元件结合，如反馈电路、滤波电路等，以实现更复杂的功能。
五、实例：基准电平比较器设计以下是一个基准电平比较器的设计示例：1. 确定输入电压范围为0-5V。
2. 选择一个比较器，满足输入电压范围，并具有良好的响应速度。
3. 选择一个适当的基准电压，例如2.5V。
4. 连接输入电压和基准电压至比较器的正负输入端口。
5. 设计输出电路，将比较器的输出转换为需要的逻辑电平。
六、总结比较器作为电子电路设计中的重要元件，可以在很多应用中起到关键作用。
通过对比较器的设计原理和方法的了解，并使用适当的电路结构，可以实现各种复杂的电路功能。
综上所述，本文介绍了模拟电路比较器的设计原理和方法，以及一些常见的比较器电路。
模拟电路电压比较器设计电压比较器是模拟电路中一种常用的电子元件，它可以将输入的电压与参考电压进行比较，并输出一个高或低电平来表示两者的关系。
在电路设计中，电压比较器扮演着重要的角色，尤其在模拟信号处理、自动控制以及传感器应用等领域。
一、电压比较器原理电压比较器的原理很简单，它通过将输入电压与参考电压进行比较，然后输出一个高电平或低电平来表示两者的关系。
通常情况下，当输入电压高于参考电压时，输出为高电平；当输入电压低于参考电压时，输出为低电平。
电压比较器可以看作是一个电压开关，当输入电压满足比较条件时，开关闭合，输出电平跃变，否则保持不变。
二、基本电路结构电压比较器的基本电路结构包括一个比较器和一个参考电压源。
比较器通常是一个高增益的差分放大器，它会放大输入电压的微小变化，并产生一个高或低电平输出信号。
参考电压源则用来设定比较的基准电压，可以通过电位器或其他电子元件来调节。
三、设计要点1. 确定比较器类型：在实际应用中，根据需求可以选用不同类型的比较器，包括共集电极比较器、差动比较器、窗口比较器等。
需要根据具体情况选择合适的比较器类型。
2. 确定参考电压：根据应用需求，确定参考电压的大小。
通常情况下，参考电压应该在输入信号的变化范围内，并且要考虑噪声、干扰等因素的影响。
3. 设置输出极性：根据实际需要，确定输出信号的极性，即输入电压高于参考电压时输出高电平还是低电平。
4. 考虑输出电压的稳定性：在设计过程中，需要注意输出电压的稳定性，尽量避免输出电压的抖动或漂移现象。
5. 调节器件参数：根据具体的比较器型号和应用需求，调节器件的参数，例如工作电流、电源电压、共模抑制比等，以保证电压比较器的性能和可靠性。
四、实例应用以温度控制为例，设计一个模拟电路电压比较器用于控制温度在一定范围内。
首先，选择一个合适的差动比较器作为比较器类型，因为差动比较器具有高精度和稳定性。
然后，确定参考电压为温度上限的2/3，以防止温度超过设定范围。
1引言在A/D转换器中，比较器重要性能指标是工作速度、精度、功耗、输入失调电压、正反馈时产生的回程噪声等，这些指标影响和制约着整个A/D转换器的性能。
高速比较器速度较快，一般采用锁存器（Latch）结构，但是失调和回程噪声较大，精度在8位以下，用于闪烁（Flash）、流水线（Pipeline）型等高速A/D转换器[1]。
高精度比较器可分辨小电压，但速度相对较慢，一般采用多级结构，且较高的精度决定失调校准的必要性。
这里设计的比较器是用于输入范围2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器，为了满足A/D转换器的性能指标，则需采用中速高精度的比较器。
2比较器的设计由于该比较器用于输入电压2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器，因此比较器的精度至少应达到1/2LSB，即0.3mV的电压，速度高于12MHz，并且需要考虑一定的设计余量，所以暂定指标为精度0.2mV、速度20MHz。
该中速高精度的比较器通常采用多级结构实现。
在利用锁存器速度高、功耗小等优点的基础上，采用3级前置放大器组成的预放大级提高精度；采用输入失调储存与输出失调储存技术相结合的办法降低甚至抵消失调的影响；采用共源共栅、源随器结构的前置放大器和锁存器的时钟控制来抑制回程噪声的影响；采用数字触发电路获得高性能的数字输出信号。
需要注意的是必须准确处理好比较器的各个工作阶段，使其各部分协调工作，降低相互之间的干扰，以达到最优的性能。
2.1总体结构与失调校准技术图1为比较器电路的总体结构框图，采用3级电容耦合的前置放大器加锁存比较器的结构，其中耦合电容可用于失调储存，开关用于控制比较器工作。
图1比较器的总体结构框图暂不考虑锁存比较器的时钟控制以及整个电路的复位工作，该比较器工作大致分为2阶段：首先是失调校准阶段，一种中速高精度模拟电压比较器的设计王鑫，唐广（电子科技大学电子工程学院，四川成都610054）摘要:设计一种中速高精度模拟电压比较器，该比较器采用3级前置放大器加锁存器和数字触发电路的多级结构，应用失调校准技术消除失调，应用共源共栅结构抑制回程噪声干扰；应用数字触发电路获得高性能数字输出信号，设计采用0.35μm5V CMOS工艺实现一个输入电压2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器。
Hspice仿真结果表明：在5V供电电压下，速度可达20MHz，准确比较0.2mV电压，有效校准20mV输入失调，功耗约1mW。
关键词:比较器；锁存器；失调校准；弱正反馈；逐次逼近中图分类号:TN453文献标识码：A文件编号：1674-6236（2009）07-0037-03 Design of a moderate-speed and high precision analog voltage comparatorWANG Xin，TANG Guang（School of Electronic Engineering，University of Electronic Science and Technology of China，Chengdu610054，China）Abstract:A moderate-speed and high precision analog voltage comparator is designed，in which a multi-stage structure consisting of three pre-amplifiers，a latch and a digital flip-flop circuit are adopted.The comparator uses an offset cancellation technique to cancel offset，uses a cascode circuit to retrain kickback noise，and uses a digital flip-flop circuit to make a high performance digital output signal.Designed and fabricated in0.35μm5V CMOS technology，the comparator is used in a range of2.5V，1MS/s，12-bit successive approximation analog-to-digital converter.Hspice simulation results show that this comparator distinguishes0.2mV at20MHz under5V supply voltage，and effectively calibrate20mV input offset，with about1mW power consumption.Key words:comparator;latch;offset cancellation;weak positive feedback;successive approximation收稿日期:2009-02-20稿件编号:200902043作者简介：王鑫（1983-），男，四川成都人，硕士研究生。
研究方向：模拟及数模混合集成电路设计。
S1断开，S2闭合，使预放级1的正负输入端连接在中间电压V cm上，同时S3～S6闭合，这样预放级1的输出失调电压就存储在C1、C2上，预放级2和预放级3的输入失调电压则分别存储于C1、C2和C3、C4；然后是比较阶段，S1闭合，S2～S6断开，比较器开始比较V cm和V in，由于预放级1～3的失调电压绝大部分存储在电容C1～C4上，因此失调电压相互抵消，同时由于3级前置放大器增益的存在，锁存比较器失调电压的影响也减小相应倍数。
假设预放级1～3和锁存比较器的失调电压分别是V os1、V os2、V os3、V osL，预放级1～3的增益分别为A1、A2、A3，开关S3、S4和S5、S6注入到电容上的电荷失配量分别为△Q3,4、△Q5,6，电容C1～C4的电容量都为C，则使用失调校准技术后，比较器的残余输入失调将为[2]：V os=V os212+V os3123+V osL123+△Q3,41+△Q5,612（1）从式（1）看出，要达到0.2mV的分辨率，还应根据锁存器的失调电压确定前置放大器的增益。
由于锁存器的失调电压通常不会超过100mV，因此总增益可确定为500。
然后再来考虑增益分配问题。
预放级1需要将0.2mV的小信号输入迅速放大，所以预放级1的带宽要大。
在一定增益带宽积的前提下，意味着增益要小，同时预放级1采用输出失调存储的失调校准技术，也要求预放级1增益要小，以避免因放大后的输入失调在电容C1、C2上饱和而达不到消除失调的效果。
同时，预放级2、3采用输出失调存储的失调校准技术，输入的信号幅度也较大，因此可采用较大的增益。
最终确定预放级1的增益约为5，预放级2、3的增益约为10。
2.2比较器第一级的结构由于第一级前置放大器需将0.2mV的小信号输入迅速放大，同时采用输出失调存储的失调校准技术，这就要求它具有高带宽和低增益特点。
因此，预放级1可以采用二极管连接成PMOS作负载的差分运放结构，同时考虑本级也是整个高精度模拟电压比较器的输入极，它的噪声性能也对比较器的精度有影响，因此输入则采用共源共栅（Cascode）的结构，这可将回程噪声减小g m3,4/g m5,6倍，这在比较器一端固定电位，另一端作输入应用的情况下尤其重要，最后再加入一个源随器作为输出级，既可调节后级放大器的输入直流电平达到最佳值，又可起到隔离的效果改善噪声性能[3]。
预放级1的电路如图2所示（后接的源随器未画出）。
假设电路是完全对称的结构，则整个电路的增益A1约为：A1≈g m1g m5≈u N(W/L)1u p(W/L)5姨（2）该值一般都在10以下，考虑到带宽要求和电容上失调电压饱和的问题，最终确定其取值约为5。
同时，在输出端Out+与Out-之间加入复位开关，在每个比较周期的最初，由复位信号控制开关闭合，将预放级1复位，加快比较速度。
2.3比较器第二、三级的结构预放级2与预放级3采用相同的电路结构，为了增加放大器的增益，它在预放级1的电路基础上加入了2个交叉的PMOS管V M7、V M8，在电路中引入了弱正反馈机制，但缩减了带宽。
由于预放级2的输入信号比预放级3小，设计时也可适当增大预放级2的电流，有助于提高比较速度。
其电路如图3所示（后接的源随器未画出）。
图2预放级1的电路图3预放级2、3的电路结构同样假设电路是完全对称的，则通过弱反馈补偿后，电路的增益约为[4]：A2,3≈u N(W/L)1p5姨(W/L)757（3）需要注意的是，迟滞比较器也是采用如图3所示的电路结构，所不同的是迟滞比较器使用了强正反馈机制。
两者的区别就在于交叉的PMOS管V M7、V M8引入的电流相对于PMOS管V M5、V M6的电流的大小不同。
当PMOS管V M7、V M8的电流大于PMOS管V M5、V M6的电流时，整个电路呈正反馈状态；反之，电路中的正反馈不足以抵消负反馈，整个电路呈负反馈状态。
由于电路在大信号分析中PMOS管V M5～V M8的过载电压是相同的，因此它们的电流和宽长比成正比，故V M5的宽长比一定要大于V M7的宽长比才能实现弱正反馈。
2.4锁存比较器与数字触发电路锁存器实际上就是2个反相器首尾互连，由于利用反相器的正反馈的机制，输出信号与时间呈正指数关系变化，因此可将输入的小信号差量迅速放大到数字可识别的电平。
同时，锁存器具有低功耗特点，因为它在一段时间内是不工作的，此时干路的开关被切断，因此无电流，功耗降低。
然而，正是由于这样的工作特点，使锁存器工作时的输出状态并未持续一个时钟周期，为了串行数字输出正确以及给D/A转换器提供正确的置位信号，再生放大器后面应加适当的触发电路，以便在再生放大器工作期间正确输出持续时间为一个周期的比较结果。
因此，设计出如图4所示的电路[5-6]。
当准为低电平时，输入信号In+和In-与锁存器接通，而锁存器与电源、地相连的开关均断开，锁存器处于感应输入信号阶段；同时，在数字触发电路中，高电平准/使得开关管V MN7、V MN8导通接地，此时，低电平准//分别通过V MP4、V MN4组成的反向器和V MP6、V MN6组成的反向器分别到达2个与非门的输入端并将其值置为高电平1，使得后级的数字RS触发器呈保持状态，持续保持输出不变。
当准为高电平时，输入信号In+和In-与锁存器断开，而锁存器与电源、地相连的开关接通，锁存器处于正反馈工作王鑫，等一种中速高精度模拟电压比较器的设计段，输出信号Out+、Out-与时间呈正指数关系变化，使输出迅速达到电源电压或低电平，直接满足数字输出要求；同时，在数字触发电路中，低电平准/使得开关管V MN7、V MN8关断，高电平准//别使V MP4、V MP6关断和V MN4、V MN6导通，因此，此时2个与非门的输入端便分别成为了由V MP3、V MN3组成的反向器和V MP5、V MN5组成的反向器的输出端，其取值直接由反向器的输入Out+、Out-决定，使得后级的数字RS触发器根据输入的变化而变化，得到正确输出。
