下载文档原格式
第一章绪论作业1、EDA的英文全称是什么？EDA的中文含义是什么？答：EDA的英文全称是Electronic Design Automation；中文含义是电子设计自动化。
5、FPGA和CPLD各包含几个基本组成部分？答：FPGA和CPLD均包含三个部分：可编程逻辑单元阵列、可编程互连、可编程I/O单元。
CPLD内部的可编程逻辑单元以乘积项阵列为主，而FPGA内部采用LUT加寄存器结构。
6、FPGA和CPLD各有什么特点？二者在存储逻辑信息方面有什么区别？在实际使用中，在什么情况下选用CPLD？在什么情况下选用FPGA？答：特点：CPLD内部的可编程逻辑单元以乘积项阵列为主，触发器数量相对FPGA要少，规模和复杂度较低。
FPGA内部采用LUT加寄存器结构，触发器数量多，规模和复杂度较高。
在存储逻辑信息方面，CPLD主要采用PROM存储信息；FPGA主要采用SRAM存储信息。
在实际使用中，一般规模逻辑设计，以控制功能为主的情况下优先选用CPLD。
对于复杂逻辑设计，需要存储大量数据的情况下优先选用FPGA。
10、对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤？每步的结果是什么？答：主要设计步骤：（1）设计输入：采用HDL语言、原理图、状态图等方式，结果为设计的源代码。
（2）逻辑综合：将RTL级描述转换为优化过的具有特定工艺的门级实现，产生网表文件。
（3）目标器件的布线/适配：将综合器产生的网表文件映射到目标器件中，产生最终的下载文件。
（4）目标器件的编程/下载，得到具有特定功能的电路。
（5）硬件仿真、测试，11、名称解释逻辑综合、逻辑适配、行为仿真、功能仿真、时序仿真答：逻辑综合：将RTL级描述转换为优化过的具有特定工艺的门级实现，即网表文件。
逻辑适配：将综合器产生的网表文件映射到目标器件中，产生最终的下载文件。
行为仿真：将源程序直接送到VHDL仿真器中所进行的仿真。
功能仿真：将综合后的网表文件送到VHDL仿真器中所进行的仿真。
《电子设计自动化（EDA）》习题集第一章、EDA技术概述一、填空题1、一般把EDA技术的发展分为 、、 三个阶段。
2、EDA设计流程包括 、 、、 四个步骤。
3、EDA的设计验证包括 、 、 三个过程。
4、EDA的设计输入包括 、 、 。
5、当前最流行的并成为IEEE标准的硬件描述语言包括和 。
6、将硬件描述语言转化为硬件电路的重要工具软件称为 。
二、单项选择题1、VHDL语言属于 描述语言。
A．普通硬件 B. 行为 C. 高级D. 低级2、基于硬件描述语言HDL的数字系统设计目前最常用的设计方法为A. 自底向上B. 自顶向下C. 积木式D. 顶层3、在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为A．仿真器 B. 综合器 C. 适配器 D.下载器4、在EDA工具中，能完成目标系统器件上布局软件称为A．仿真器 B. 综合器 C. 适配器 D.下载器 第2章、大规模可编程逻辑器件 一、填空题1、集成度是集成电路一项重要的指标，可编程逻辑器件按集成密度可分为 和 两类。
2、可编程逻辑器件的编程方式可分为 和 两类。
3、基于EPROM、E2PROM和快闪存储器件的可编程器件，在系统断电后编程信息 。
4、基于SRAM结构的可编程器件，在系统断电后编程信息 。
5、CPLD器件中至少包括 、 、 三种结构。
6、FPGA的三种可编程电路分别是 、、 三种结构。
7、根据逻辑功能块的大小不同，可将FPGA分为和 两类；据FPGA内部连线结构的不同，可将FPGA分为 和 两类；据FPGA采用的开关元件不同，可将FPGA分为 和 两类.8、目前常见的可编程逻辑器件的编程和配置工艺包括基于 、基于 和基于 三种编程工艺。
二、 单项选择题1、在下列可编程逻辑器件中，不属于高密度可编程逻辑器件的是A. EPLDB. CPLDC. FPGAD. PAL2、在下列可编程逻辑器件中，属于易失性器件的是A. EPLDB. CPLDC. FPGAD. PAL3、在自顶向下的设计过程中，描述器件总功能的模块一般称为A．底层设计 B. 顶层设计 C. 完整设计 D. 全面设计4、边界扫描测试技术主要解决 的测试问题A．印制电路板 B. 数字系统 C. 芯片 D. 微处理器 三、 简答题1、CPLD和FPGA有什么差异？在实际应用中各有什么特点？第3章、VHDL编程基础一、填空题1、VHDL设计实体的基本结构由 、、 、 和 等部分组成。
EDA技术EDA技术试卷（练习题库）1、个项目的输入输出端口是定义在（）。
2、描述项目具有逻辑功能的是（）。
3、关键字ARCHITECTURE定义的是。
4、M AXP1USII中编译VHD1源程序时要求（）。
5、1987标准的VHD1语言对大小写是（）。
6、关于1987标准的VHD1语言中，标识符描述正确的是（）。
7、符合1987VHD1标准的标识符是（）。
8、VHD1语言中变量定义的位置是（）。
9、VHD1语言中信号定义的位置是（）。
10、变量是局部量可以写在（）。
11、变量和信号的描述正确的是（）。
12、关于VHD1数据类型，正确的是（）。
13、下面数据中属于实数的是（）。
14、下面数据中属于位矢量的是（）。
15、可以不必声明而直接引用的数据类型是（）。
16、STD_10GIG_1164中定义的高阻是字符（）。
17、STD_10GIG」164中字符H定义的是（）。
18、使用STD_1OG1G」164使用的数据类型时（）。
19、VHD1运算符优先级的说法正确的是（）。
20、如果a=1,b=0,则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。
21、不属于顺序语句的是（）。
22、正确给变量X赋值的语句是（）。
23、EDA的中文含义是（）。
24、EPF10K20TC144-4具有多少个管脚（）。
25、如果a=1,b=1,则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。
26、MAX+P1USII的，数据类型为std_1ogic_vector,试指出下面那个30、在一个VHD1,数据类型为integer,数据范围0to127,下面哪个赋31、下列那个流程是正确的基于EDA软件的FPGA/CP1D和变量的说法，哪一个是不正确的：（）。
33、下列语句中，不属于并行语句的是：（）。
34、O在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为。
35、不是操作符号它只相当与作用〃target=Zb1ank〃＞在VHD1的CASE语句中，条件句中的“二＞”不是操作符号，它只相当与O作用。
复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。
2、在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。
3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。
6、CPLD的一般采用“与－或阵列”结构。
7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。
8、PLD的中文含义是：可编程逻辑器件。
9、“与－或”结构的可编程逻辑器件主要由四部分构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。
11．VHDL的全拼Very high speed integrated Hardware Description Language12．子程序有即过程（PROCEDURE）、函数〔FUNCTION〕两种类型。
13、CPLD的中文含义是复杂可编程逻辑器件。
14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。
15、FPGA的中文含义是现场可编程门阵列。
16．CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。
17．FPGA由可编程逻辑块（CLB）、可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。
18.EDA：电子设计自动化B：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK：快速通道22.同步：各个逻辑单元共用一个时钟23．信号与变量使用时有何区别？答：（1）值的代入形式不同。
（2）变量值可以送给信号，信号值不能送给变量。
（3）信号是全局量，变量是局部量。
（4）操作过程不同。
24．VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。
EDA复习题选择题1.一个项目的输入输出端口是定义在。
A. 实体中B. 结构体中C. 任何位置D. 进程体2.描述项目具有逻辑功能的是。
A. 实体B. 结构体C. 配置D. 进程3.关键字ARCHITECTURE定义的是。
A. 结构体B. 进程C. 实体D. 配置4. 关于1987标准的VHDL语言中，标识符描述正确的是。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以5. VHDL语言中变量定义的位置是。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置6. VHDL语言中信号定义的位置是。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置7.变量和信号的描述正确的是。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别8.变量和信号的描述正确的是。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别9.下面数据中属于实数的是。
A. 4.2B. 3C. ‘1’D. “11011”10. 下面数据中属于位矢量的是。
A. 4.2B. 3C. ‘1’D. “11011”11. STD_LOGIG_1164中定义的高阻是字符。
A. XB. xC. zD. Z12. STD_LOGIG_1164中字符H定义的是。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值13.使用STD_LOGIG_1164使用的数据类型时。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明14. VHDL运算符优先级的说法正确的是。
A. 括号不能改变优先级B. 不能使用括号C. 括号的优先级最低D. 括号可以改变优先级15.如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是。
EDA习题第一章1。
1 EDA的英文全称是什么？EDA的中文含义是什么？答：EDA即Electronic Design Automation的缩写，直译为：电子设计自动化。
1.2 什么叫EDA技术？答：EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术.1。
3 利用EDA技术进行电子系统的设计有什么特点?答：①用软件的方式设计硬件;②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真;④系统可现场编程,在线升级；⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。
1。
4 从使用的角度来讲,EDA技术主要包括几个方面的内容？这几个方面在整个电子系统的设计中分别起什么作用?答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件;②硬件描述语言;③软件开发工具；④实验开发系统.其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标以及如何选用，而对于各个产品的具体结构不必研究过细。
对于硬件描述语言,除了掌握基本语法规定外，更重要的是要理解VHDL的三个“精髓”:软件的强数据类型与硬件电路的惟一性、硬件行为的并行性决定了VHDL语言的并行性、软件仿真的顺序性与实际硬件行为的并行性;要掌握系统的分析与建模方法，能够将各种基本语法规定熟练地运用于自己的设计中。
对于软件开发工具，应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用.对于实验开发系统,主要能够根据自己所拥有的设备，熟练地进行硬件验证或变通地进行硬件验证。
一、填空1、ASIC的中文含义是__专用集成电路_____；2、EDA的中文含义是_电子设计自动化；3、PROM的中文含义是_______4、EEPROM的中文含义是_______5、SOPC的中文含义是_______6、PLD的中文含义是______可编程逻辑器件_____________；7、HDL的中文含义是_硬件描述语言；8、CPLD的中文含义是_复杂可编程逻辑器件；9、FPGA 的中文含义是_现场可编程门阵列。
10、LUT的中文含义是__查找表_______________。
11、RTL的中文含义是_寄存器传输级(Register Transfer Level)12、PAR的中文含义是_布局布线13、UUT的中文含义是_被测单元(Unit Under Test)14、JTAG的中文含义是_联合测试行动小组(Joint Test Action Group)15、在ISE软件中的原理图输入时，用元件符号INV表示非门。
16、目前应用最广泛的HDL(硬件描述语言)有__VHDL语言，_Verilog HDL_语言。
17、FPGA在结构上主要分成三个部分：可编程逻辑单元,可编程输入输出单元,可编程连线.CPLD在结构上主要分成三个部分：可编程逻辑宏单元,可编程输入输出单元,可编程内部连线18、目前主流的FPGA都采用了基于SRAM 工艺的查找表结构。
FPGA芯片主要由6部分构成，分别是可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
19、CPLD由可编程的与/或阵列以及宏单元库构成，CPLD主要由可编程I/O单元、基本逻辑块、互连资源和其它辅助功能模块构成。
20、Xilinx 公司器件主要包括Xilinx CPLD 芯片、FPGA 芯片、PROM 芯片，其中，XC9500系列是属于CPLD 芯片，而Spartan 类和Virtex 类是属于FPGA芯片，在这两大类芯片中Virtex 类是高端产品。
EDA技术期末复习题1．结构体中包含了四类功能描述语句：语句、______________语句、子程序调用语句和语句。
(P304)2. 下列关于程序包的用法正确的是: ________ (P319)A、一个程序包中只能包含常数说明，VHDL数据类型说明，元件定义和子程序这几种结构之一或他们中的几种B、程序包首可以独立定义和使用C、程序包结构中，必须同时含有程序包首和程序包体D、一个完整的程序包中，程序包首名和程序包体名可以不是同一个名字3. 参数传递说明语句以关键词引导一个类属参量表，通常在实体中的位置处于语句之前。
(P300-301)4. 下列逻辑操作符中哪个的优先级最高：_______。
A. ANDB. ORC. NOTD. XOR5. 下列关于操作符说法不正确的是:_______ (P333)A、关系操作符的操作对象可以是VHDL中的任何数据类型构成的操作数B、关系操作符的返回值是布尔类型数据C、MOD和REM的操作数数据类型只能是整数，运算操作结果也是整数。
D、SLL是左移位操作，右边跟进的位补零6. 下列说法正确的是: _______。
(P332)A、只有BIT型和整型数据可以参与加减运算。
B、操作符是有优先级别的，其中逻辑运算符的级别最低。
C、BIT 、BOOLEAN和STD_LOGIC可以进行逻辑运算D、a nand b nand c 这串运算可以不加括号7. 下列语句中，不属于并行语句的是：________A、进程语句B、CASE语句C、元件例化语句D、WHEN…ELSE…语句8. 下列语句中，不属于顺序语句的是：_______。
A. WHEN…ELSE…语句B. IF语句C. LOOP语句D. CASE语句9. 以下关于VHDL中常量的声明正确的是________A、Constant Width ：Integer=8；B、Constant Width ：Integer ：= 8；C、Variable Width ：Integer = 8；D、Variable Width ：Integer ：= 8；10. 下列哪个库需要在VHDL程序中明确打开并指定________A、STDB、IEEEC、WORKＤ、自定义库11. VHDL中最为常用的是库。
EDA期末考试复习题选择题1. 一个项目的输入输出端口是定义在 A 。
A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。
A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是 A 。
A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。
A.文件名和实体可以不同B. 文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。
A必须以英文字母开头B可以使用汉字开头C可以使用数字开D任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。
A下划线可以连用B下划线不能连用 C不能使用下划线 D可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。
A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。
A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。
A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。
A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。
习题 1一、填空题1、VHDL的基本描述语句包括（）和（）。
2、VHDL的顺序语句只能出现在（）、（）和（）中，是按程序书写的顺序自上而下、一条一条的执行。
3、VHDL的并行语句在结构体中的执行是（）的，其执行方式与语句书写的顺序无关。
4、在VHDL的各种并行语句之间，可以用（）来交换信息。
5、VHDL的PROCESS（进程）语句是由（）组成的，但其本身却是（）。
6、VHDL的并行信号赋值语句的赋值目标必须都是（）。
7、VHDL的子程序有（）和（）两种类型。
8、VHDL的过程分为过程首和过程体两部分，调用前需要将它们装入（）中。
9、VHDL的函数分为（）和（）两部分，调用前需要将它们装入程序包（Package）中。
10、元件例化是将预先设计好的设计实体作为一个（），连接到当前设计体中一个指定的（）。
11、在PC上或工作站利用VHDL进行项目设计，不允许在（）下进行，必须在根目录下为设计建立一个工程目录（即文件夹）。
12、程序包是用VHDL语言编写的，其源程序也需要以（）文件类型保存。
13、VHDL的源文件是用EDA工具的文本编辑方式输入的，因此称为（）。
二、选择题1、在VHDL中，IF语句至少应有1个条件句，条件句必须由（）表达式构成。
A、BITB、STD_LOGICC、BOOLEAND、任意2、在VHDL的CASE语句中，条件句中的“=>”不是操作符，它只相当于（）的作用。
A、IFB、THENC、ANDD、OR3、在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部变量，（）事先声明。
A、必须B、不必C、其类型要D、其属性要4、在VHDL中，语句“FOR n IN 0 TO 7 LOOP”定义循环次数为（）次。
A、8B、7C、0D、15、在VHDL中，含WAIT语句的进程PROCESS的括弧中后（）再加敏感信号。
否则是非法的。
A、可以B、不能C、任意D、只能6、在VHDL的并行语句之间，可以用（）来传送信息。
A、变量B、变量和信号C、信号D、常量7、VHDL中，PROCESS结构是由（）语句组成的。
A、顺序B、顺序和并行C、并行D、任何8、在VHDL的进程语句格式中，敏感信号表列出的是设计电路的（）信号。
A、输入B、输入和输出C、输出D、任意9、VHDL的块语句是并行语句结构，它的内部是由（）语句构成的。
A、并行和顺序B、顺序C、并行D、任意10、在VHDL中，条件信号赋值语句WHEN_ELSE属于（）语句。
A、并行兼顺序B、顺序C、并行D、不存在的11、程调用前需要将过程的过程首和过程体装入（）中。
A、源程序B、结构体C、程序包D、设计实体12、在元件例化（COMPONENT）语句中，用（）符号实现名称映射，将例化元件端口声明语句中的信号名与PORT MAP（）中的信号名关联起来。
A、=B、:=C、<=D、=>13、VHDL的STD库包含STANDARD和TEXTIO程序包，它们是文件（）文件包。
A、输入B、输入\输出C、输出D、编辑14、VHDL的WORK库是用户设计的现行工作库，用于存放（）的工程项目。
A、用户自己设计的B、公共程序C、共享数据D、图形文件15、在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享可以把它们汇集在（）中。
A、设计实体B、程序库C、结构体D、程序包三、分析以下电路的功能：1、ENTITY LX3_1 ISPORT( s2,s1,s0:IN STD_LOGIC;d3,d2,d1,d0: IN STD_LOGIC;d7,d6,d5,d4: IN STD_LOGIC;Y:OUT STD_LOGIC);END LX3_1;ARCHITECTURE one OF lx3_1 ISSIGNAL s STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINS<=s2&s1&s0;Y<=d0 WHEN “000”ELSEd1 WHEN “001”ELSEd2 WHEN “010”ELSEd3 WHEN “011”ELSEd4 WHEN “100”ELSEd5 WHEN “101”ELSEd6 WHEN “110”ELSEd7;END one;2、ENTITY LX3_2 ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);B:IN STD_LOGIC_VECTOR(3 DOWNTO 0);GT,LT,EQ: OUT STD_LOGIC);END LX3_2;ARCHITECTURE one OF lx3_2 ISBEGINPROCESS(a,b)BEGINGT<=‘0’;LT<=‘0’;EQ<=‘0’;IF A>B THEN GT<=‘1’;ELSIF A<B THEN LT<=‘0’;ELSE EQ<=‘1’;END IF;END PROCESS;END one;3、ENTITY LX3_3 ISPORT(ABIN: IN STD_LOGIC_VECTOR (7 DOWNTO 0); DIN: IN STD_LOGIC_VECTOR (7 DOWNTO 0); DOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END LX3_3;ARCHITECTURE ONE OF lx3_3 ISBEGINPROCESS(ABIN，DIN)BEGINFOR I IN 0 TO 7 LOOPDOUT（I）<=DIN(I) AND ANIN(I);END LOOP;END PROCESS;END ONE;4、ENTITY LX3_4 ISPORT( CLK:IN STD_LOGIC;J,K:IN STD_LOGIC;Q,QN:OUT STD_LOGIC;END LX3_4;ARCHITECTURE stuc OF lx3_4 ISSIGNAL Q_TEMP:STD_LOGIC:=‟0‟;SINGNAL JK: STD_LOGIC_VECTOR (1 DOWNTO 0); BEGINJK<=J&K;PROCESS (CLK,J,K)BEGINIF CLK‟EVENT AND CLK=‟0‟THENCASE JK ISWHEN”00”=>Q_TEMP<=Q_TEMP;WHEN”01”=>Q_TEMP<=‟0‟;WHEN”10”=>Q_TEMP<=‟1‟;WHEN”11”=>Q_TEMP<=NOT Q_TEMP;WHENOTHERS=>Q_TEMP<=‟X‟;END CASE;Q<= Q_TEMP;QN<=NOT Q_TEMP;END PROCESS;END ONE;5、ENTITY LX3_5 ISPORT(clk, rst, ena: IN STD_LOGIC;q: IN STD_LOGIC_VECTOR (7 DOWNTO 0);COUT:OUT STD_LOGIC);END LX3_5;ARCHITECTURE ONE OF lx3_5 ISSIGNAL qi: STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(clk，rst, ena)BEGINIf rst=‟1‟then qi<=”00000000”;ELSEIF clk‟EVENT and clk=‟1‟ thenIf ena=‟1‟thenQi<=qi+1;End if;End if;Q<=qi;END PROCESS;Cout<=‟1‟when qi=”11111111”else …0‟;END ONE;四、程序编写：1、设计1位二进制全减器。
A为被减数，b为减数，bin为低位借位；d为本位差，bout为向高位借位。
2、编写带复位和预置控制端的六进制加法计数器。
设电路的预置数据输入端为d[3..0]，计数输出端为q[3..0]。
时钟输入端为clk；Rst是复位控制输入端，低电平有效；ldn是预置控制输入端，ldn=0时，q[3..0]=d[3..0]。
ena是使能控制输入端，当ena=1时，计数器计数，ena=0时，计数器状态保持不变。
3、设计4位序列检测器，当检测到“0110”时输出1，否则输出0。
习题 2填空题1．2000年推出的Pentium4微处理器芯片的集成度达（）万只晶体管。
2．一般把EDA技术的发展分为（）、（）和（）三个阶段。
3．在EDA发展的（）阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。
4．在EDA发展的（）阶段，人们可以将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将很多单点工具集成在一起使用。
5．EDA设计流程包括（）、（）、（）和（）四个步骤。
6．EDA的设计验证包括（）、（）和（）三个过程。
7．EDA的设计输入主要包括（）、（）和（）。
8．文本输入是指采用（）进行电路设计的方式。
9．功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证。
10．时序方针是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为（）或（）。
11．当前最流行的并成为IEEE标准的硬件描述语言包括（）和（）。
12．采用PLD进行的数字系统设计，是基于芯片的设计或称之为（）的设计。
13．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（）的设计法。
14．EDA工具大致可以分为（）、（）、（）、（）以及（）等5个模块。
15．将硬件描述语言转化为硬件电路的重要工具软件称为（）。
单项选择题1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为（）。
①设计输入②设计输出③仿真④综合2．一般把EDA技术的发展分为（）个阶段。
① 2 ② 3 ③ 4 ④ 53．AHDL属于（）描述语言。
①普通硬件②行为③高级④低级4．VHDL属于（）描述语言。
①普通硬件②行为③高级④低级5．包括设计编译和检查、逻辑优化和综合、适配合分割、布局和布线、生成编成数据文件等操作的过程称为（）。
①设计输入②设计处理③功能仿真④时序仿真6．在设计输入完成之后，应立即对设计文件进行（）。
①编辑②编译③功能仿真④时序仿真7．在设计处理过程中，可产生供器件编程使用的数据文件，对于CPLD来说是产生（）文件。
①熔丝图②位流数据③图形④仿真8．在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是产生（）文件。
