当前位置：文档之家 › 数字电子技术基础第五版 第五章

数字电子技术基础第五版 第五章

  • 格式：ppt
  • 大小：3.29 MB
  • 文档页数：45

下载文档原格式

  / 45

合集下载

数字电子技术基础第五章

数字电子技术基础第五章

4. 画状态转换图和时序图 圆圈内表示 Q2 Q1 Q0 的状态；箭头 表示电路状态转换的方向；箭头上方的 Q2 Q1 Q0 “ x / y ”中，x 表示转换所需的输入变 量取值， y/ 0 表示现态下的输出值。本例 /0 /0 /0 /0 000 001 中没有输入变量，故 010 011 101 x100 处空白。 /1 x/y 现
电路工作前加负脉冲清零；工作时应置 RD = 1。 FF0 1J C1 1K R
FF1 1J C1 1K R
1
Q0
Q1
CP RD
FF2 1J Q2 C1 1K R Q2
Y
EXIT
时序逻辑电路
1. 写方程式 (1) 输出方程 Y = Q2n Q0n (2) 驱动方程 J0 = K0 = 1 J1 = K1 = Q2n Q0n J2 = Q1n Q0n ， K2 = Q0n (3) 状态方程 代入 Q J0 n= K0 = 1 n Q 2 n FF 0 FF FF n +1 n 2 0 1 n n nQ n Q0 =J J Q + K Q n n K = 1 Q + 1 Q 0 0 0 0 Q0 Q0 0 & 1J Q 0 0 1 & 1J 0 =Q 2 2 n 1 1J 代入 J1 = K1 = Q2 Q0n C1 n + K Q nC1 n Q n C1 n Q1n+1 = J Q = Q 1 1 1 1 2 0 Q1 1K 1K & 1K n+ Q n Q n n +K n = Q nQ nQ R R R Q2n+1 = Q K Q JJ 1 0 2 0Q 2 2 2 2 2 2 2 CP 2 RD 代入 J2 = Q1n Q0n ，K2 = Q0n Q0n Y

电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章练习题参考答案

电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章练习题参考答案

电压波形。
图 Ｐ５ ２
图［题 ］ 图［题 ］
５ ２ Ａ
５ ２ Ｂ
［题 ５ ３］ 在同步 ＲＳ 触发器中，已知 ＣＰ、Ｒ、Ｓ 输入的电压波形如图 Ｐ５ ３ 所示，试画出
输出 Ｑ 端的电压波形。设触发器的初始状态为 Ｑ ＝０。
［解］ 根据由与非门组成同步 ＲＳ 触发器的逻辑功能画输出 Ｑ 的电压波形。Ｑ 电压波形中
［解］ 先画出 、 Ｑ０ Ｑ０ 和 、 Ｑ１ Ｑ１ 的电压波形，再根据 Ｙ１ ＝ Ｑ０ Ｑ１ 和 Ｙ２ ＝ Ｑ０ Ｑ１ 的与非关系，
画出输出 Ｙ１ 和 Ｙ２ 的电压波形，如图［题 ５ １４］所示。
图 Ｐ５ １４
图［题 ５ １４］
第 ５ 章 集成触发器 １２７
［题 ５ １５］ 图 Ｐ５ １５ 是一个用 ＴＴＬ 边沿双 ＪＫ 触发器组成的单脉冲发生器，ＣＰ 为连续脉 冲，试分析其工作原理，并画出 ｕＯ 的电压波形图。 ［解］ 由图 Ｐ５ １５ 可知，平时 Ｓ 开关接地，ＦＦ０ 的 Ｊ０ 接地，同时 Ｋ０ ＝ ，１ ＦＦ１ 的直接置 ０ 端通过 Ｓ 开关接地。因此，触发器 ＦＦ０ 和 ＦＦ１ 都处于 ０ 状态，Ｑ０ ＝ Ｑ１ ＝ ０，输出 ｕＯ 为低电平 ０。 当 Ｓ 开关按下时，接高电平 １，这时 ＦＦ０ 和 ＦＦ１ 都为 Ｔ′触发器，处于计数状态。在 ＣＰ 下 降沿作用下，ＦＦ０ 由 ０ 状态翻到 １ 状态，Ｑ０ ＝ １，输出 ｕＯ 由低电平 ０ 跃到高电平 １。 当输入下一个 ＣＰ 的下降沿时，ＦＦ０ 由 １ 状态翻到 ０ 状态，Ｑ０ 输出一个负跃变，输出 ｕＯ 由高电平 １ 跃到低电平 ０，与此同时，Ｑ０ 输出的负跃变使 ＦＦ１ 由 ０ 状态翻到 １ 状态，Ｑ１ 输出 的低电平使 ＦＦ０ 置 ０，从而保证了 Ｓ 开关每按一次，ｕＯ 输出一个正脉冲，输入和输出电压波形 如图［题 ５ １５］所示。 当 Ｓ 开关放开时，Ｓ 又接地，ＦＦ０ 和 ＦＦ１ 又回到初始的 ０ 状态，为下一次输出正脉冲做好准备。

数电第五版(阎石)第五章课后习题及答案pptx

数电第五版(阎石)第五章课后习题及答案pptx

03
习题三答案ຫໍສະໝຸດ 习题三第1题答案1.1 逻辑函数的表示方法 1.1答案：逻辑函数有多种表示方法， 如真值表、逻辑表达式、波形图和卡
诺图等。
1.2 逻辑函数的化简方法
1.2答案：逻辑函数的化简方法包括代 数法、公式法和卡诺图法等。
1.3 逻辑函数的运算规则
1.3答案：逻辑函数的运算规则包括与、 或、非等基本运算，以及与或、与非、 或非等复合运算。
习题一第3题答案
总结词
卡诺图化简
答案
通过卡诺图化简，我们得到最简的逻 辑表达式为(F = A'B + A'C + BC)。
02
习题二答案
习题二第1题答案
总结词
逻辑函数的表示方法
详细描述
逻辑函数的表示方法有真值表、逻辑表达式、逻辑图和波形图等。这些表示方法各有特 点，可以根据具体需求选择使用。真值表可以清晰地表示输入和输出之间的逻辑关系； 逻辑表达式简化了函数表示，便于分析和计算；逻辑图能够直观地展示逻辑函数的结构
习题三第2题答案
在此添加您的文本17字
2.1 逻辑函数的化简步骤
在此添加您的文本16字
2.1答案：逻辑函数的化简步骤包括合并项、消去项和简 化表达式等。
在此添加您的文本16字
2.2 逻辑函数的化简技巧
在此添加您的文本16字
2.2答案：逻辑函数的化简技巧包括利用运算规则、消去 项和合并项等。
在此添加您的文本16字
和功能；波形图则可以反映函数在时间序列上的动态变化。
习题二第2题答案
总结词
逻辑函数的化简方法
详细描述
逻辑函数的化简方法有多种，包括公式化简法、卡诺 图化简法和布尔代数化简法等。公式化简法基于逻辑 代数的基本公式和规则，通过简化表达式得到最简结 果；卡诺图化简法利用卡诺图的性质，通过图形直观 地找出最小项的组合，从而得到最简逻辑函数表达式 ；布尔代数化简法则通过代数运算简化逻辑函数。这 些化简方法各有优缺点，应根据具体情况选择使用。

《电子技术基础(第五版)》电子课件第五章

《电子技术基础(第五版)》电子课件第五章
+5V
R
0 A 1
V2 1 0B
Y 0 1
二极管“与”门电路
与门的逻辑功能：“全1出1，有0出0”
第五章
门电路及组合逻辑电路
二、 “ 或”门电路
1、“或”逻辑关系： 决定一事件结果的诸条件中，只要有一个或一个以 上具备时，事件就会发生的逻辑关系。 真值表 A 0 B 0 Y 0 开关A
0
1
1 0 1
R
V1
0 1 A V2 Y 01
UCC
-5V
二极管“或”门电路
或门的逻辑功能：“全0出0，有1出1”
第五章
门电路及组合逻辑电路
三、“非”门电路
1、“非”逻辑关系
真值表 只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。 R
A
0
Y
1
电源
开关A
灯Y
1
0
非逻辑关系 逻 辑 符 号
逻辑函数式
输入信号VI
输出信号V0
t t pd
通常tPLH ＞tPHL ，tpd 越小，电 PLH PHL 路的开关速度越高。 一般tpd = 10ns～40ns
t 2
第五章
门电路及组合逻辑电路
U CC 4A 14 13
4B 12
4Y
11
3A 10
3B 9
3Y 8
74LS00
1 1A
2
1B
3 1Y
4
YA
A
1 非门
Y
第五章
门电路及组合逻辑电路
2、三极管“非”门电 路
非门电路：实现非逻辑关系的电路
+UCC +5V
（1 ）A 为0 时

数电第五版第五章课后习题及答案演示精品PPT课件

数电第五版第五章课后习题及答案演示精品PPT课件
19
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q’端对应的电压 波形。
20
解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特 点，画出的Q,Q’ 端电压波形如图A5.15。
21
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0，试画 出在CLK信号连续作用下各触发器输出端的电压波形
10
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出图A5.8中Q和Q’的电压波形。
11
【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。
12
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出Q,Q’的电压波形，如图A5.9所示。
学习要点： 1、不同电路结构触发器的动作 特点； 2、不同逻辑功能触发器的特性；
1
【题5.1】 画出图P5.1由与非门组成的SR锁存器输出端Q,Q’的 电压波形，输入端 , 的电压波形如图中所示。 解：见图A5.1.
No Image
2
3
【题5.4】图P5.4所示为一个防抖动输出的开关电路。当拨动 开关S时，由于开关触点接通瞬间发生振颤 , 和 的电压波 形如图中所示，试画出Q,Q’端对应的电压波形。
从高电平跳变成低电平以后电路的工作过程与上述过 程类似。这样就得到了图A5.20的 电压波形。
25
【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触 发器的初始状态为 Q = 0.
26
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More

数字电子技术基础课-阎石_第五版第五、六章期末复习题

数字电子技术基础课-阎石_第五版第五、六章期末复习题

第五章-第六章习题习题一1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为。

（A）SR=00 （B）SR=01 （C）SR=10 （D）SR=112、有一个T触发器，在T=1 时，加上时钟脉冲，则触发器。

（A）保持原态（B）置0 （C）置1 （D）翻转3、假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。

（A）J=×，K=0 （B）J=0，K=×（C）J=1，K=×（D）J=K=1 4、电路如图5.1所示。

实现Q n +1 = Q n的电路是。

（A）（B）（C）（D）图5.15、米里型时序逻辑电路的输出是。

（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关6、穆尔型时序逻辑电路的输出是。

（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关7、用n个触发器组成计数器，其最大计数模为。

（A）n （B）2n （C）n2（D）2n8、四位移位寄存器，现态为1100，经左移一位后其次态为。

（A）0011 或1011 （B）1000或1001 （C）1011 或1110 （D）0011 或11119、下列电路中，不属于时序逻辑电路的是。

（A）计数器（B）全加器（C）寄存器（D）分频器10、一个5 位的二进制加计数器，由00000 状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011 （B）01100 （C）01010 （D）00111 11、图5.2所示为某时序电路的时序图，由此可知该时序电路具有的功能。

（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器图5.2习题二5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态。

数字电子技术基础课后答案阎石第五版第一章第五章时序电路习题解答

第五章部分习题解答5.8S a =0011 , S b =1001 , S a ^ S b T S a 计数循环共有7个状态，故此电路是七进制计数器。

5.2 （在画出电路的状态转换图。

”后加:解：作功能说明。

”）1•写方程式输出方程：y=A Q 2nQ 1n驱动方程：r D i =AQ 2—n nn nD 2=AQ 2 Q i =A(Q 2 +Q i ) 状态方程：n+1 —nQ i = D i =AQ 2 n+1n nQ 2= D 2= A(Q 2 +Q 1 )AQ ：" Q-" Q 严Q 宀0 0 0 0 0 0 0 0 1 0 0 0 0 1 00 0 0 0 1 1 0 0 C 10 0 0 L 0 1 0 1 1 1 0 1 1 01 0 1 1 1 11 0 03. 从状态转换表画出状态转换图，如右图所示;4. 作功能说明：此电路是 “1111 ••序列检测器。

5.7四个CP 作用后，A 寄存器的状态：A 3A 2A 1A 0=1100 ; B 寄存器的状态：B 3B 2B i B o =OOOO 。

此电路是一个四位串行加法器（和不能超过四位） 。

5.24 （在原题后加： 用三片74LS194实现。

”）S i =高电平时，CP 上升沿作用后，将 升沿作用下，开始循环输出该序列。

0010110111 ”存入三片 74LS194内，S i =低电平后，在 CP 上5.4 (将图P5.4中的异或门改为同或门) 解： 1.写方程式_______n nn n输出万程：y=A Q 2 Q 1 A Q 2 Q 1 驱动方程： J 1=K 1=1 _____nJ 2=K 2=A O Q 1状态方程：n+1nnnQ 1 = J i Q i +K i Q 1 = Q 1QfQ 严 y000 i 110 0 1 00c0 1 0 0 1 0 0 1 I 1 0 0 1 0 00 I 0 1 0 1I 01 1 01 1 0 I 1 10 0 12.依次设定初态，代入方程求出次态和输出，如上表所示；再整理成状态转换图，如上图所示;3.作功能说明：此电路是同步两位二进制加/减计数器。

数字电子技术基础第五章触发器


S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10

数字电子技术基础第五章-触发器


CLS KRQQ*
0X X 0 0 0X X 1 1 10 0 0 0 10 0 1 1 10 1 0 0 10 1 1 0 11 0 0 1 11 0 1 1 1 1 1 0 1* 1 1 1 1 1*
《数字电子技术基础》第五版
5.3 电平触发的触发器
一、基本SR触发器的电路结构与工作原理
CLS KRQQ*
主从JK电路结构与工作原理
在CLK高电平期间，主触发器只翻转一次
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X X X Q*
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
《数字电子技术基础》第五版
第五章 触发器
5.1 概述
Flip-flop
一、触发器
能够存储一位二值信息的基本电路单元。
二、触发器特点： 1.保持 2.更新
《数字电子技术基础》第五版
三、触发器分类：
按逻辑功能分：SR触发器、D触发器、 JK触发器、T触发器。
按触发方式分：电平触发方式、脉冲触发方式 及边沿触发方式。
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
工作原理
《数字电子术基础》第五版
CLS KRQQ*

数字电子技术 第5章


锁存器电路图
(1)
E CP 1D 1
(11) 1
C1
(3)
1D Q
C1
EN
(2) 1Q
1
EN
(4) 2D
1D C1 Q
(5) 2 Q
1
EN
(6)
D
3Q
1
＆ ≥1 Q
(7) 3D
19) 4 Q
1D C1
Q
1
＆ ≥1
(12)
Q
5Q
EN
5D
(13)
1D C1 Q
1
CP
图5-13 一位D锁存器逻辑图
EN
(15)
6D
(14)
6Q
1D C1
Q
1
EN
(16)
7D
(17)
1D C1
Q
1
7Q
EN
8D
(18)
(19)
1D
Q
1
8Q
（3）移位寄存器
移位寄存器不仅可以存储代码，还可以将代码移位。 ⑴四位右移移位寄存器的原理：
并行输出
Q0 DI FF0 1D Q C1 CP FF1 1D Q1 FF2 1D Q C1 Q2 FF3 1D C1 Q Q3 DO
表5-4 74194的工作状态表
Rd
0 1 1 1 1
S1 S0 × 0 0 1 1 × 0 1 0 1
工作状态 清零 保持 右移 左移 送数
CP A
＆ ＆ ＆ ＆ ＆ ＆ ＆
1
并行输出
FA QA Q 1 FB QB Q 1 1S C1 1R R FC Q C Q 1 FD QD Q 1S C1 1R R
74161的逻辑符号
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

R
X X
0 0 0 0 1 1 1 1
Q
0 1 0 1 0 1
Q*
0 1 0 1 1 1
1 1 0 0
1 1 1
0 1 0
0 1 1
输入控制门
基本SR 触发器
1
0 0 0 0
1
0 1 0 1
1
0 0 1① 1①
1
1 0
0
0 1 1
0
1 0 1
0
0 1* 1*
0
输 入 控 制 门 基 本 SR触 发 器 只 有 触 发 信 号 CLK 到 达 时 ， S和 R才 起 作 用 。
0 0
0 1 0 0 0 1 1 0 1 1 1 0 1 1
0
1 1 1 0 0 1 0
1
1 1 1 1
1
0 0 1 1
0 1
1 1 1 1 0 1 0 1
1
0 0 1* 1*
1
1
0 1
0
0
1 0 0 1
0
SR触发器的特性表
CLK S R Q Q*
1
主从JK触发器的特性表
CLK J K Q Q*
0
在 C L K 1期 间 ， Q 和 Q 可 以 随 S 、 R的 变 化 而 多 次 翻 转
带异步置位、复位端的电平触 发SR触发器。在CLK=0时， 由 S D , 进行预置 RD
D触发器
0 0 1
SR触发器特性表
CLK
X X 0
S
R
X X 0
Q
0 1
Q*
0 1
0
1 0 1 0 1 0 1
第五章
触发器
5.1 概述
一、触发器用于记忆（存储）1位二进制信号 1. 有两个能自行保持的状态1和0; 2. 根据输入信号可以置成0或1. 二、触发器的分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T）
5.2 SR锁存器 (Set-Reset Latch)
一、电路结构与工作原理
1. 主 从 SR 触 发 器 (1) C L K 1时 ， “ 主 ” 按 S , R 翻 转 ， “ 从 ” 保 持 不 变 ;
( 2 )C L K 下 降 沿 到 达 时 ， “ 主 ” 保 持 不 变 . “ 从 ” 根 据 “ 主 ” 的 状 态 翻 转 ,所 以 在 每 个 C LK 周 期 ， 触发器的状态只可能改变一次.
1
SR触发器的特性表
CLK S R Q Q*
0
主从JK触发器的特性表
CLK J K Q Q*
0
X
X X
Q
X
X
X X
Q
1
1 1
0
0 1
0 0
0 1 0 0
0
1 1
0
0 1 1 0 0 1 1
0 0
0 1 0 0 0 1 1 0 1 1 1 0 1 1
0
1 1 1 0 0 1 0
1
1 1 1 1
1
0 0 1 1
X
X X
Q
X
X
X X
Q
1
1 1
0
0 1
0 0
0 1 0 0
0
1 1
0
0 1 1 0 0 1 1
0 0
0 1 0 0 0 1 1 0 1 1 1 0 1 1
0
1 1 1 0 0 1 0
1
1 1 1 1
1
0 0 1 1
0 1
1 1 1 1 0 1 0 1
1
0 0 1* 1*
0
0
1 0
1
1
1 1 1 0
1
1 0 0 0 0
0
1 0 1 0 1
1
1 0 0 1① 1①
0 0
S D 和 R D同 时 为 0 Q , Q 同 时 为1。
5.3 电平触发的触发器
一、电路结构与工作原理
用与非门组成的 SR锁存器的特性表
SD RD Q Q*
电平触发SR触 发器的特性表
CLK S
0 0
1 1 1 1 1 1 1 1 X X 0 0 1 1
0 1
1 1 1 1 0 1 0 1
1
0 0 1* 1*
1
1
0 1
1
0
1 0 0 1
0
SR触发器的特性表
CLK S R Q Q*
1
主从JK触发器的特性表
CLK J K Q Q*
0
X
X X
Q
X
X
X X
Q
1
1 1
0
0 1
0 0
0 1 0 0
0
1 1
0
0 1 1 0 0 1 1
0 0
0 1 0 0 0 1 1 0 1 1 1 0 1 1
0
1 1 1 0 0 1 0
1
1 1 1 1
1
0 0 1 1
0 1
1 1 1 1 0 1 0 1
1
0 0 1* 1*
(1) 若 J 1, K 0 则 clk 1时 ， “ Q 1, 主 ” 保 持 1 Q 0， “ 主 ” 1 clk 后 ， “ 从 ” 1
1
1
1
1
0
1
0①
0①
二、动作特点
在任何时刻，输入S、R都能直接改变输出Q的状态。
否则, Q , Q 忽0, 忽1,不稳定.
例：用与非门组成的SR锁存器
用与非门组成的 SR锁存器的特性表
SD RD Q Q*
1 1
1 1
0 1
0 1
0
0 1 1
约束条件:
S D RD 0, 或 S D RD 1
1
1 1 1 1
1
0 0 1 1
0 1
1 1 1 1 0 1 0 1
1
0 0 1* 1*
1
0
0
0
0
0
1 1 1
1
1
主从JK触发器的特性表
CLK J K Q Q*
1
SR触发器的特性表
CLK S R Q Q*
0
X
X X
Q
X
X
X X
Q
1
1 1
0
0 1
0 0
0 1 0 0
0
1 1
0
0 1 1 0 0 1 1
CLK
0 0 X X
S
R
X X
Q
ቤተ መጻሕፍቲ ባይዱ0 1
Q*
0 1
X
X 0 0 1 1 0 0 1 1
X X Q 0 0 0 1 0 0 0 1 1 1 1 1 0 1 0 1 0 1 1 1 0 0 1* 1*
1
1 1 1 1 1 1
0
0 1 1 0 0 1
0
0 0 0 1 1 1
0
1 0 1 0 1 0
0
1 1 1 0 0 1*
将 Q 和 Q反馈到 输入端
1
0 0 保持
0
0 1 1
SR触发器的特性表
CLK S R Q Q*
1
保持
主从JK触发器的特性表
CLK J K Q Q*
0 X 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1
X X 0 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1
Q
X
X
1
0
主从JK触发器的特性表
CLK J K Q Q*
0
X
X X
Q
X
X
X X
Q
1
1 1
0
0 1
0 0
0 1 0 0
0
1 1
0
0 1 1 0 0 1 1
0 0
0 1 0 0 0 1 1 0 1 1 1 0 1 1
0
1 1 1 0 0 1 0
1
1 1 1 1
1
0 0 1 1
0 1
1 1 1 1 0 1 0 1
0
1 0 0 1 1 1* 1*
1
1 1
0
0 0
0
1 1
1
1
1 1 1
0
0 1 1
CLK
0 0
D
X X
Q
0 1
Q*
0 1
1 1 1
1
1 1 1
0
0 1 1
0
1 0 1
0
0 1 1 D触发器 特性表
作业：P248
5.3，5.4，5.5，
5.6*
5.4 脉冲触发的触发器
一、电路结构与工作原理
为了提高可靠性，要求在每 个CLK周期内，触发器的输 出状态只改变1次
CLK
根据SR触发器特 性表,来判断主触 发器和从触发器 的翻转状态
S
X X
R
X X
Q
0 1
Q*
0 1
0 0
1
1 1 1 1 1 1
0
0 1 1 0 0 1
0
0 0 0 1 1 1
0
1 0 1 0 1 0
0
1 1 1 0 0 1*
1
1
1
1
1*
1
1
0
1
1
0
1
主从SR触发器特性表
CLK S R Q Q*
Q
1
1 1
0
0 1
0 0