下载文档原格式
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
集成计数器实验报告
《集成计数器实验报告》
实验目的：
本次实验旨在通过集成计数器实验，了解集成计数器的工作原理、结构和应用。
实验设备：
1. 集成计数器
2. 示波器
3. 电源
4. 连接线
实验原理：
集成计数器是一种数字电路，能够将输入的脉冲信号进行计数并输出相应的计
数结果。
集成计数器由多个触发器、门电路和时钟信号组成，通过这些元件的
组合和连接，实现了计数功能。
实验步骤：
1. 将集成计数器连接至电源，并接入示波器进行观测。
2. 输入脉冲信号，观察集成计数器的计数过程，并记录输出结果。
3. 调整输入脉冲信号的频率，观察集成计数器的响应情况。
4. 分析实验数据，总结集成计数器的特性和应用。
实验结果：
通过实验观察和数据记录，我们发现集成计数器能够准确地对输入的脉冲信号
进行计数，并输出相应的计数结果。
当输入脉冲信号的频率发生变化时，集成
计数器能够及时地进行计数更新，表现出良好的响应性能。
实验结论：
集成计数器是一种常用的数字电路元件，广泛应用于计数、计时、频率分析等
领域。
通过本次实验，我们对集成计数器的工作原理和特性有了更深入的了解，为今后的电子技术应用打下了良好的基础。
总结：
集成计数器作为数字电路中的重要组成部分，具有广泛的应用前景。
通过实验，我们深入了解了集成计数器的工作原理和特性，为今后的学习和应用奠定了基础。
希望通过不断的实践和学习，能够更好地掌握集成计数器的应用技术，为
电子技术的发展做出更大的贡献。
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
集成计数器实验报告
本次实验的主要目的是通过对现有积分计数器进行认识，并实现与口令和时序结合的
功能。
实验中使用到的设备有大学计算机教室提供的”计数器”，还有”组合”和”串行”电路实验仪表。
实验前，先利用提供的实验数据对积分计数器数据进行认识，并采用修改已有数据的
方法搭建积分计数器电路，其中积分计数器结构由两个控制电路，其中一个是基本的控制
电路，控制电路的数据会影响积分计数器的累加或清零。
另一个是口令电路，通过口令电
路可以控制积分计数器累加或清零。
实验过程中，首先使用“组合”实验仪表分别搭建积分计数器，口令电路和时序电路，然后将它们按要求进行连接，完成积分计数器的搭建。
搭建成功后，运用“串行”实验仪
表进行综合测试，验证搭建的积分计数器是否能够按照要求进行累加或清零的功能。
实验结果显示，经过搭建的积分计数器能够按照要求累加或清零，口令和时序控制的
功能也实现了。
通过本次实验，我们能够充分了解积分计数器的构造，并掌握口令和时序
控制积分计数器的操作方法，为今后积分计数器在实际应用中打下基础。
集成计数器实验原理集成计数器是一种在数字电路和计算机中广泛应用的数字逻辑元件，可用于数码显示、时序控制、计数和频率分析等应用。
本文将介绍集成计数器的原理、类型和应用。
一、集成计数器的原理集成计数器是一种能够根据时钟信号进行计数的数字电路，其主要原理是利用触发器（Flip-Flop），将时钟信号分频后输出。
最常见的触发器是SR（Set-Reset）触发器，其输入为Set和Reset信号。
当Set为高电平，Reset为低电平时，触发器输出为高电平；当Set为低电平，Reset为高电平时，触发器输出为低电平；当Set和Reset同时为高电平或低电平时，触发器保持先前的状态不变。
集成计数器通常由多个触发器级联组成，其计数值（或分频比）等于触发器数量，是通过输入的时钟信号的频率等来实现的。
一个由4个Flip-Flop级联组成的计数器能够实现分频比为2^4=16，即每输入16个时钟信号，计数器输出一次脉冲。
除了SR触发器，还有D触发器、JK触发器等其他类型的触发器可用于构建集成计数器。
二、集成计数器的类型1.二进制计数器二进制计数器是最常见的类型，它能够计数从0到2^n-1的整数，其中n为计数器中Flip-Flop的数量。
一个4位二进制计数器能够计数从0到15的整数。
二进制计数器通常可设置为自由计数或者启动和停止计数。
启动和停止计数通常通过输入信号来实现，计数器的Clear输入可清零计数器并停止计数，计数器的Load输入可设置计数器的初始值。
二进制计数器还可以通过设置输出比特数来输出二进制码、BCD码和格雷码等多种码制信号。
2.分频器分频器是一种特殊的计数器，其主要功能是将输入时钟信号分频输出。
其分频比为2^n，即输出n个时钟信号后输出一次信号。
分频器通常采用二进制计数器或预置计数器实现，其中预置计数器能够根据预设的计数值（或初始值）进行计数，从而实现自由计数和分频输出。
3.模数计数器模数计数器是一种中断型的计数器，其计数值为预设的模数值。
计数器及应用实验报告计数器及应用实验报告引言：计数器是一种常见的电子设备，用于记录和显示特定事件或过程中发生的次数。
在实际应用中，计数器广泛用于各种领域，如工业自动化、交通管理、计时系统等。
本文将介绍计数器的原理、分类以及在实验中的应用。
一、计数器的原理计数器是由一系列的触发器组成的，触发器是一种能够存储和改变状态的电子元件。
计数器的工作原理是通过触发器的状态改变来记录和显示计数值。
当触发器的状态从低电平变为高电平时，计数器的计数值加一；当触发器的状态从高电平变为低电平时，计数器的计数值减一。
计数器可以根据需要进行正向计数、逆向计数或者同时进行正逆向计数。
二、计数器的分类根据计数器的触发方式，计数器可以分为同步计数器和异步计数器。
同步计数器是指所有触发器在同一个时钟脉冲的控制下进行状态改变，计数值同步更新；异步计数器是指触发器的状态改变不依赖于时钟脉冲，计数值异步更新。
根据计数器的位数，计数器又可以分为4位计数器、8位计数器、16位计数器等。
三、计数器的应用实验1. 实验目的本实验旨在通过设计和搭建一个简单的计数器电路，了解计数器的工作原理和应用。
2. 实验器材- 74LS74触发器芯片- 电路连接线- LED灯- 开关按钮3. 实验步骤步骤一：搭建计数器电路根据实验原理，将74LS74触发器芯片与LED灯和开关按钮连接起来，形成一个简单的计数器电路。
步骤二：测试计数器功能将电路连接到电源，并按下开关按钮。
观察LED灯的亮灭情况，记录计数器的计数值变化。
步骤三：应用实验根据实际需求，将计数器电路应用到实际场景中。
例如，可以将计数器电路连接到流水线上，用于记录产品的数量；或者将计数器电路连接到交通信号灯上，用于记录通过的车辆数量。
4. 实验结果与分析通过实验测试，我们可以观察到LED灯的亮灭情况，并记录计数器的计数值变化。
根据实验结果，我们可以验证计数器的功能是否正常。
在应用实验中，我们可以根据实际需求来设计和改进计数器电路，以满足不同场景下的计数需求。
实验四集成计数器及其应用实验性质：设计性一、实验目的⑴熟悉集成计数器的逻辑功能及各控制端的作用。
⑵掌握用集成计数器构成任意进制计数器的方法。
二、实验原理计数器是数字系统中必不可少的组成部分，它不仅用来计输入脉冲的个数，还大量用于分频、程序控制及逻辑控制等。
计数器种类繁多，其分类方式大致有以下三种：第一种：按计数器的进制分。
通常分为二进制、十进制和N进制计数器。
第二种：按计数脉冲输入方式不同，可分为同步计数器和异步计数器两大类。
同步计数器是指内部的各个触发器在同一时钟脉冲作用下同时翻转，并产生进位信号。
其计数速度快、工作频率高、译码时不会产生尖峰信号。
而异步计数器中的计数脉冲是逐级传送的，高位触发器的翻转必须等低一位触发器翻转后才发生。
其计数速度慢，在译码时输出端会出现不应有的尖峰信号，但其内部结构简单，连线少，成本低，因此，在一般低速场合中应用。
第三种：按计数加减分类。
则有递减、递加计数器和可逆计数器。
其中可逆计数器又有加减控制式和双时钟输入式两种。
针对以上计数器的特点，我们在设计电路时，可根据任务要求选用合适器件。
一些常用的计数器如表4-4-1所示。
下面我们以74LS160、74LS161、74LS190、74LS193、74LS290为例，介绍计数器的一般使用方法，对于表中的其它器件更详细功能介绍请参阅有关手册。
1. 四位二进制同步计数器74LS161其功能见表4-4-2所示,计数范围0~15。
0303端；CT T ,CT P :计数控制端；LD :同步并行置入控制端，低电平有效；CR :异步清除输入端，低电平有效。
该器件具有异步清零、同步预置数功能。
当CR =0时，计数器清零，Q 3Q 2Q 1Q 0=0000，与CP 无关；当CR =1、LD =0时，在CP 脉冲上升沿的作用下，D 3~D 0输入的数据d 3 d 2 d 1 d 0被置入计数器，即Q 3Q 2Q 1Q 0=d 3 d 2 d 1 d 0.进位输出CO= Q 3Q 2Q 1Q 0。
计数器及其应用的实验原理1. 什么是计数器？计数器是一种电子数字逻辑电路，用于计算和记数。
它由触发器和逻辑门组成，根据输入信号的变化来记录和显示一个有序的数字序列。
计数器可以实现加法、减法、乘法和除法等运算。
2. 计数器的工作原理计数器基于触发器工作，触发器是一种可以存储和改变其状态的电子开关。
常见的触发器有RS触发器、JK触发器和D触发器。
计数器根据触发器的状态改变来计数。
2.1 二进制计数器二进制计数器是最常用的计数器类型。
它由多个触发器按照一定顺序串联而成，每个触发器表示一个二进制位（0或1）。
当计数器接收到时钟信号时，触发器按照设定的计数模式改变其状态，从而实现计数功能。
2.2 计数模式计数器可以采用不同的计数模式，如递增计数、递减计数、加法计数和减法计数等。
计数模式根据输入信号的变化来确定计数的方向和方式。
3. 计数器的应用3.1 秒表计数器可用于制作秒表。
通过将计数器连接到一个时钟信号源，每个时钟周期就会触发计数器计数一次。
当需要计时时，可以启动计数器并显示经过的时间。
3.2 频率计计数器可以用来测量和显示信号的频率。
通过将计数器连接到输入信号，每个计数器计数周期都会表示输入信号的一个完整周期。
根据计数器计数的频率，可以得到输入信号的频率。
3.3 数字表计数器可以用于制作数字表。
通过将计数器的输出与数码管连接，可以实现数字表对时间、温度、湿度等数值的显示。
通过控制计数器的计数速度，可以调整数字表的刷新速率。
3.4 电子游戏计数器还可以用于制作电子游戏。
通过将计数器的输出与游戏的计分系统连接，可以实现计分的功能。
玩家的得分通过计数器累加并显示在游戏界面上。
4. 总结计数器是一种重要的数字电路，可以用于计数、计时和计算等应用。
它基于触发器的工作原理，通过触发器的状态改变来实现计数功能。
计数器可应用于秒表、频率计、数字表和电子游戏等领域。
掌握计数器的原理和应用可以帮助我们理解和设计更复杂的数字逻辑电路。
实验报告课程名称数字电子技术实验项目门电路逻辑功能及测试、译码器及其应用、时序电路测试及研究、集成计数器及其应用项目一门电路逻辑功能及测试一、实验目的1、熟悉门电路的逻辑功能。
2、熟悉数字电路实验装置的结构、基本功能和使用方法。
二、实验原理用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。
常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。
基本逻辑门可以分为分立器件电路和集成电路（Integrated Circuit,简称IC）两类。
用二极管、三极管和电阻等分立元器件组成的基本逻辑门电路即是分立器件电路。
随着集成电路制造工艺的日益完善，集成电路得到广泛应用。
集成基本逻辑门电路是最简单、最基本的数字集成元件，是构成各种复杂数字电路的基本逻辑单元，任何复杂的组合电路和时序电路都可用基本逻辑门通过适当的组合连接而成。
掌握各种基本逻辑门电路的逻辑功能、工作原理和电气特性，对于正确使用数字集成电路是十分必要的，是数字技术工作者所必备的基本功之一。
门电路的逻辑函数式分别为：与门Y =A·B或门Y =A＋B非门Y =与非门Y =与非门Y =或非门Y =异或门Y =A⊕B与或非门Y =与门的逻辑功能为“有0 则0 ，全1 则1”；或门的逻辑功能为“有1则1 ，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1 ，全1 则0”；或非门的逻辑功能为“有1 则0 ，全0 则1”；异或门的逻辑功能为“不同则1 ，相同则0”。
三、实验内容及步骤实验前先检查实验箱电源是否正常。
然后选择实验用的集成电路连好线，特别注意Vcc 及地线不能接错。
线接好后经检查无误方可通电实验。
1、集成与非门74LS20的逻辑功能测试选用74LS20一只。
74LS20为双4输入与非门, 即在一块集成块内含有二个互相独立的与非门,每个与非门有4个输入端。
如图1-1（a）所示。
集成计数器实验报告集成计数器实验报告引言：集成计数器是数字电路中常用的一种元件，广泛应用于计算机、通信、电子仪器等领域。
本实验旨在通过搭建一个4位二进制同步计数器电路，深入理解集成计数器的原理和工作方式，并通过实际实验验证其性能和稳定性。
实验目的：1. 掌握集成计数器的基本原理和工作方式；2. 学习使用集成计数器进行二进制计数；3. 验证集成计数器的性能和稳定性。
实验器材：1. 集成计数器芯片（如74LS161）；2. 电路连接线；3. 示波器；4. 电源。
实验步骤：1. 将74LS161芯片插入实验板上的插槽中，并连接电源和示波器。
2. 根据芯片的引脚功能表，将芯片与其他元件连接起来，组成一个4位二进制同步计数器电路。
3. 打开电源，观察示波器上的波形变化，确保电路连接正确。
4. 通过手动控制时钟信号的输入，观察计数器的计数过程，并记录每个计数值对应的波形变化。
5. 将时钟信号改为外部输入，并调整输入频率，观察计数器的计数速度和稳定性。
6. 将计数器的输出连接到LED显示器上，观察计数值的变化，验证计数器的准确性。
实验结果：1. 在手动控制时钟信号输入的情况下，计数器按照二进制方式进行计数，波形变化稳定，计数值依次递增。
2. 在外部输入时钟信号的情况下，计数器的计数速度和稳定性与输入频率相关，频率越高，计数速度越快，稳定性越差。
3. 通过LED显示器观察计数值，与示波器显示的波形变化一致，验证了计数器的准确性。
讨论与分析：1. 集成计数器是一种高度集成的数字电路元件，具有较高的计数速度和稳定性。
2. 在实际应用中，可以通过级联多个集成计数器实现更大范围的计数。
3. 集成计数器的计数方式可以根据实际需求进行调整，如二进制、BCD码等。
4. 集成计数器的性能和稳定性受到外部时钟信号的影响，需要根据具体应用场景选择合适的时钟源。
结论：通过本次实验，我们深入了解了集成计数器的原理和工作方式，通过实际搭建电路并观察波形变化，验证了计数器的性能和稳定性。
实验四集成计数器及其应用实验性质：设计性一、实验目的⑴熟悉集成计数器的逻辑功能及各控制端的作用。
⑵掌握用集成计数器构成任意进制计数器的方法。
二、实验原理计数器是数字系统中必不可少的组成部分，它不仅用来计输入脉冲的个数，还大量用于分频、程序控制及逻辑控制等。
计数器种类繁多，其分类方式大致有以下三种：第一种：按计数器的进制分。
通常分为二进制、十进制和N进制计数器。
第二种：按计数脉冲输入方式不同，可分为同步计数器和异步计数器两大类。
同步计数器是指内部的各个触发器在同一时钟脉冲作用下同时翻转，并产生进位信号。
其计数速度快、工作频率高、译码时不会产生尖峰信号。
而异步计数器中的计数脉冲是逐级传送的，高位触发器的翻转必须等低一位触发器翻转后才发生。
其计数速度慢，在译码时输出端会出现不应有的尖峰信号，但其内部结构简单，连线少，成本低，因此，在一般低速场合中应用。
第三种：按计数加减分类。
则有递减、递加计数器和可逆计数器。
其中可逆计数器又有加减控制式和双时钟输入式两种。
针对以上计数器的特点，我们在设计电路时，可根据任务要求选用合适器件。
一些常用的计数器如表4-4-1所示。
下面我们以74LS160、74LS161、74LS190、74LS193、74LS290为例，介绍计数器的一般使用方法，对于表中的其它器件更详细功能介绍请参阅有关手册。
1. 四位二进制同步计数器74LS161其功能见表4-4-2所示,计数范围0~15。
0303端；CT T ,CT P :计数控制端；LD :同步并行置入控制端，低电平有效；CR :异步清除输入端，低电平有效。
该器件具有异步清零、同步预置数功能。
当CR =0时，计数器清零，Q 3Q 2Q 1Q 0=0000，与CP 无关；当CR =1、LD =0时，在CP 脉冲上升沿的作用下，D 3~D 0输入的数据d 3 d 2 d 1 d 0被置入计数器，即Q 3Q 2Q 1Q 0=d 3 d 2 d 1 d 0.进位输出CO= Q 3Q 2Q 1Q 0。
当CT T =CT P =LD =CR =1时，在CP 脉冲上升沿作用下进行加计数。
而在CT T 和CT P 中有低电平时，计数器保持原状态不变。
因此，利用CT T 、CT P 和CO 可级联成多级计数器。
当计到最大数15时（Q 3Q 2Q 1Q 0=1111），CO=1,而小于15时，CO=0，所以CO 可作后级计数器CT T 、CT P 端的控制信号，从而实现多级计数器间的级联。
下面介绍几个用74LS161构成N 进制计数器的方法。
⑴利用异步清零功能构成N 进制计数器利用异步清零功能构成N 进制计数器时，当计到N 个CP 脉冲时，将Q 0~Q 3中的高电平通过与非门将输出的低电平加到异步清零端CR 上，使计数器回到初始的O 状态，从而实现了N 进制。
这时并行数据输入端D 0~D 3可接任意数据。
用74LS161构成的十一进制计数器，其电路如图4-4-1所示。
图4-4-1 反馈清零法 ⑵利用同步预置功能构成N 进制计数器利用同步预置功能构成N 进制计数器时，并行数据输入端D 0~D 3应接计数起始数据。
通常从0开始计数，这时D 0~D 3应接低电平。
当计到(N-1)个CP 脉冲时，将Q 0~Q 3中的高电平通过与非门将输出的低电平加到同步置入控制端LD 上，这样当输入第N 个CP 脉冲时，计数器将被置数到0，回到初始的计数状态，从而实现了N 进制计数。
用74LS161构成的十一进制计数器，其电路如图4-4-2所示。
图4-4-2 置数归零法还可以用预置补数法构成N 进制计数器。
电路连接方式见图4-4-3所示（两电路功能相同）。
此电路的工作状态为5~15。
预置端D 3D 2D 1D 0 =0101，输出端Q 3Q 2Q 1Q 0=1111（此时CO=1）。
这 样，计数器从5开始计数，到15后回到5。
由于74LS161为16进制，对模N 计数器可利用预置（16-N ）的方法实现。
也可利用0~15中任一段11个状态来实现模11，如2~12，4~14等。
图4-4-3 预置补数法⑶计数器位数的扩展74LS161为M16加计数器，要实现模数大于16计数器，可将多片74LS161级联，进行扩展。
图4-4-4为构成M166的同步加计数器的逻辑电路图。
166的最大状态为165，二进制数为10100101，需两片74LS161。
两片的CP端连在一起，接成同步状态；片(1)的进位输出CO端接片(2)的CTT 、CTP ，保证片(1)的Q3Q2Q1Q由1111回到0000时，片(2)加1。
就是说，片(1)每个CP脉冲进行加一计数，片(2)每第16个CP脉冲进行加一计数。
最后，在输出Q 7Q6Q5Q4Q3Q2Q1Q=10100101时，由两片的LD端回到0。
图4-4-4 74LS161构成M166同步加计数器上图是利用同步预置功能实现的位数扩展，也可以用异步清零功能实现该电路，只不过是输出的二进制数加1而已。
2.十进制同步加法计数器74LS16074LS160的功能同表4-4-2所示，它与74LS161的功能完全相同，但它是十进制计数器，当计数状态计到1001时，即产生进位输出，并重新由0000开始计数，计数范围0~9。
用74LS160构成N进制计数器的方法可参见74LS161的设计方法，在这里就不再赘述。
图4-4-5为用两片74LS160构成60进制计数器的电路图，初态为0000。
图4-4-5 74LS160构成60进制计数器 3.十进制同步加/减计数器74LS19274LS192是具有异步清零、异步预置功能的双时钟十进制同步加/减计数器。
引脚排列如图4-4-6所示。
功能见表4-4-3所示。
表4-4-3输入 输出 功能CR LD CP U CP D D 0 D 1 D 2 D 3Q 0 Q 1 Q 2 Q 3 1 x x x x x x x 0 0 x x d 0 d 1 d 2 d 3 0 0 0 0 d 0 d 1 d 2 d 3 异步清零 同步预置 0 1 ↑ 1 x x x x 加计数 0 1 1 ↑ x x x x 减计数 0 1 1 1 x x x x 保持 禁止计数图4-4-6 74LS192引脚图CR ：异步清零端，高电平有效；LD ：异步并行置入控制端，低电平有效；CP u −−加计数时钟输入端，上升沿有效；CP D −−减计数时钟输入端，上升沿有效； BO −−借位输出端，低电平有效；CO −−进位输出端，低电平有效；Q 0~Q 3：计数器输出端；D 0、D 1、D 2、D 3：并行数据输入端。
当CR=1时，计数器清零（称为异步清零），与CP D 、CP u 无关；CR=0，只要LD =0时，D 0~D 3端输入的数据d 0~d 3就被置入计数器，Q 0Q 1Q 2Q 3= d 0d 1d 2d 3。
当CR=0，LD =1时，执行计数功能。
若CP D =1，由CP u 端输入计数脉冲时，进行加计数；CP u =1，由CP D 端输入计数脉冲时，进行减计数；CP u =CP D =1时，计数器保持原状态不变。
当加计数到最大数9 （Q 0Q 1Q 2Q 3=1001）时，CP u 脉冲下降沿使CO 端变为低电平。
如再输入一个CPu脉冲的上升沿时，CO端又变为高电平，输出上升沿的进位信号。
当减计数到0000时，BO端变为低电平，如再输入一个CPD脉冲上升沿时，BO端也会输出一个上升沿的借位信号，同时计数器回到最大数。
计数器级联时，需将CO、BO依次和后级计数器的 CPu 、 CPD相连。
下面介绍用74LS192构成N 进制计数器的方法。
⑴利用异步清零功能构成N进制计数器利用异步清零功能构成N进制计数器时，当计到N个CP脉冲时，将输出Q1~Q4中为高电平的信号，通过与门加到CR端上，使计数器回到初始0的状态，从而实现N进制计数器。
图4-4-7为74LS192构成六进制加计数器。
图4-4-7 74LS192构成六进制加计数器⑵利用异步预置数功能构成N进制计数器利用异步预置数功能构成N进制计数器时，当计到N个CP脉冲时，将输出Q1~Q4中为高电平的信号，通过与非门加到LD端上，使计数器回到初始计数状态，从而实现N进制计数器。
应当指出，这时D0D1D2D3应接计数器起始数据，通常接入低电平0。
4-4-8为74LS192构成六进制加计数器。
图4-4-8 74LS192构成六进制加计数器⑶多级计数器的串行级联将低位计数器的进位输出CO、借位输出BO分别和高位计数器的加计数时钟端CPu、减计数时钟端CPD 相连。
D~D3接计数起始数据。
当进行加计数时，应取CPD =1，由CPu端输入计数脉冲。
当计到最大数（1001）时，如再输入一个计数脉冲，则本位计数器回到0，同时CO端向高位送出进位脉冲，使高位加1。
当进行减计数时，应取CPu =1，由CPD端输入计数脉冲，当减到0000时，如再输入一个减计数脉冲，计数器变为最大值。
同时BO端送出一个借位脉冲，使高位减1。
图4-4-9所示为100进制加/减计数器，D0~D3可接任意数据。
如进行减计数时，通常取D3D2D1D=0000。
图4-4-9 74LS192级联成100进制加/减计数器⑷计数器级联成60进制减计数器个位计数器取D3D2D1D=0000，十位计数器取D3D2D1D=0110.减计数脉冲由个位的CPD输入，借位输出端BO和十位6计数器的CPD相连，并将其BO和LD相连，便构成60进制减计数器。
电路如图4-4-10所示。
图4-4-10 74LS192级联成60进制减计数器4.4位二进制同步加/减计数器74LS19374LS193是具有异步清零和异步预置功能的双时钟4位二进制同步加/减计数器。
功能见表4-4-3所示。
用法可参考74LS192,。
5. 异步二-五-十进制计数器74LS290该器件是具有异步清零和异步置9功能的二-五-十进制计数器。
功能见表4-4-4所示。
输入输出功能R 0A R0BS9AS9BCP（CP、CP1）QQ1Q2Q31 1 0 x x 1 1 x 0 x x x 1 1 x 0 0 0 0000 01 0 0 1异步清零异步清零异步置9x 0 x 0 ↓0 x 0 x ↓0 x x 0 ↓x 0 0 x ↓加计数加计数加计数加计数CP0：二分频时钟输入端，下降沿有效；CP1:五分频时钟输入端，下降沿有效；Q~Q3：计数器输出端；R 0A 、R 0B ：异步清零端；S 9A 、 S 9B ：异步置9端。
当R 0A =R 0B =1,同时S 9A 、 S 9B 中有低电平时，计数器清零，Q 0Q 1Q 2Q 3=0000，当S 9A = S 9B =1，不论R 0A 和R 0B 为何电平，则计数器置9，即Q 0Q 1Q 2Q 3=1001；当R 0A 、R 0B 和S 9A 、 S 9B 中同时有低电平时，计数器进行计数操作：Ⅰ.构成十进制计数器有两种方法。
