《模拟CMOS集成电路设计》 2、MOS器件物理基础
- 格式：pdf
- 大小：1.85 MB
- 文档页数：53
2012/6/71
第二章
MOS 器件物理基础
2012/6/72
MOSFET
的结构
2012/6/73
衬底L drawn ：沟道总长度
L eff ：沟道有效长度，L eff ＝L drawn －2 L D MOSFET 的结构
L D ：横向扩散长度（
bulk 、body ）
MOS
寄生二极管
同一衬底上的NMOS和PMOS器件
MOS管所有pn结必须反偏:
必须接最高电位VDD！
必须接最低电位VSS！
衬底常接源极S
寄生二极管
2012/6/77
NMOS 器件的阈值电压V TH
(a)栅压控制的MOSFET (b)耗尽区的形成(c)反型的开始(d)反型层的形成
2012/6/78
NMOS 管V GS >V T 、V DS =0
时的示意图
NMOS D DS GS T
S T -V ≥V V ≤V -V Þ沟道未夹断条件
2012/6/710NMOS 沟道电势示意图(0<V DS < V GS -V T )ox GS TH dq(x)=-C Wdx[v -v(x)-V ]边界条件:V(x)|x=0=0, V(x)|x=L =V DS
2012/6/7
11
Q d ：沟道电荷密度C ox ：单位面积栅电容
沟道单位长度电荷(C/m)
WC ox ：MOSFET 单位长度的总电容Q d (x)：沿沟道点x 处的电荷密度
V(x)：沟道x 点处的电势
I/V 特性的推导（1）
电荷移动速度(m/s)
V(x)|x=0=0, V(x)|x=L =V DS d I =Q .v
d o x G S T H Q =W C (V -V )d ox GS TH Q (x)=WC (V -V(x)-V )
ν=μE d V(x)
m D n ox GS TH DS DS I =C [(V -V )V -V ]
L 2
三极管区(线性区)
每条曲线在取最大值，且大小为：
m D n ox GS TH DS DS I =C [(V -V )V -V ]
L 2
D I =
V DS ＝V GS －V
饱和区的
1
2012/6/716
NMOS 管V GS >V T 、V DS >V GS -V T 时的示意图
电子
耗尽区
NMOS
截至区，V<V
Triode Region
V DS >V GS -V T
沟道电阻随V DS 增加而增加导曲线开始斜V DS <V GS -V T
¶m VDS=const
g =
V m n ox D
g =2μC I L
2012/6/7
20
MOS 管饱和的判断条件
NMOS 饱和条件：Vgs>V TN ；V d ≥Vg-V THN PMOS 饱和条件: Vgs<V TP ；V d ≤Vg ＋| V TP |g
d g
d
判断MOS 管是否工作在饱和区时，不必考虑Vs
2012/6/7
21
MOS 模拟开关
MOS 管为什么可用作模拟开关？
•MOS 管D 、S 可互换，电流可以双向流动。
•可通过栅源电源（Vgs ）方便控制MOS 管的导通与关断。
关断后I d ≈0
TH MS F ox
V =Φ+2Φ+ , where
C
()源极跟随器有体效应
无体效应
Vb=0.5v Vb=0v Vb=-0.5v
I d
V g
个输入端减小用于低压电源电路设计
衬底跨导¶¶æöç÷
n ox D TH mb GS TH μC I W -V g ==(V -V )
2012/6/728
MOSFET
的沟道调制效应
MOSFET L
L ’
¢D L =L -L
D 11L
Ｌ=2µ
V GS-V T=0.15V, W=100µ
Ｌ=6µ
Ｌ=4µ
1
2
3跨导g
ç÷
ç÷èø
D 0I =I exp kT ζq (ζ>1,是一个非理想因子)
2012/6/733
MOS 管亚阈值导电特性的Pspice 仿真结果V gS
logI D
仿真条件：
V T ＝0.6Ｖ
W/L ＝100µ/2µ
MOS 管亚阈值电流I D 一般为几十~几百nA, 常用于低功耗放大器、带隙基准设计。
V=(I-g V)r=(I-g V)r X X m gs0X m X0
R=
in
V=(I-g V)r+I R
m
2012/6/7
2012/6/738
小信号电阻总结（γ＝0）1/»in m R g 1//»+in m D m 0R
g R g r 1//»++in m 0D m 0R g r R g r 对于图（A ）：对于图（B ）：对于图（C ）：
2012/6/739MOS
器件版图
2012/6/740MOS 电容器的结构»»2
ox ox t 0.1μm, C 0.35fF/μm 。
»»2ox ox t 50A, C 6.9fF/μm »»2ox ox t 0.02μm, C 1.75fF/μm
2012/6/741
MOS
器件电容
2012/6/742
减小MOS 器件电容的版图结构对于图a:C DB =C SB = WEC j + 2(W+E)C jsw 对于图b: C DB =(W/2)EC j +2((W/2)+E)C jsw
C SB =2((W/2)EC j +2((W/2)+E)C jsw = WEC j +2(W+2E)C
jsw
2012/6/743
栅源、栅漏电容随V GS 的变化曲线C 3=C 4=C OV W Cov ：每单位宽度的交叠电容
MOS 管关断时: C GD =C GS =C ov W, C GB =C 1//C
2
C 1=WLC
ox
MOS 管深线性区时: C GD =C GS =C 1/2+C ov W, C GB =0, C2被沟道屏蔽MOS 管饱和时: C GS =2C 1/3+C ov W ,蔼C GD =C ov W, C GB =0, C2被沟道屏蔽
2012/6/745
完整的MOS
小信号模型
2012/6/746
NMOS 器件的电容--
电压特性
积累区强反型
输出阻抗以及本征增益
350cm2/V/s, μp= 100cm2/V/s）
2012/6/748
寄生pnpn
效应
2012/6/749
自锁产生的条件
2012/6/750。
