简易数字频率计
- 格式：doc
- 大小：1.09 MB
- 文档页数：41
下载文档原格式
合集下载
简易数字频率计
目录摘要 (2)第1章绪论 (2)1.1 单片机的简介 (3)1.2 单片机的应用领域 (3)1.3 单片机的发展趋势 (3)第2章系统硬件电路框图设计 (4)2.1 简易数字频率计的功能描述 (4)2.2 硬件电路设计框架 (4)2.3 主要芯片介绍 (5)2.3.1 74HC161的介绍 (5)2.3.2 74HC153的介绍 (5)2.4 系统硬件单元电路设计及论证 (6)2.4.1 晶振电路 (6)2.4.2 复位电路 (6)2.4.2 放大整形电路 (7)第3章系统软件设计 (8)3.1 软件整体设计框图 (8)3.2 子程序设计框图 (9)3.2.1 显示程序 (9)3.2.2 频率测量程序 (9)第4章系统调试 (10)4.1 软件调试 (10)4.2 硬件调试 (10)第5章毕业设计总结 (11)参考文献 (12)附录A 电路原理图 (13)附录B 整体总程序 (14)摘要单片机是单片微型计算机的简称，也就是把微处理器(CPU)，随机存取数据存储器(RAM)，只读程序存储器(ROM)，输入输出电路(I/O口)，还包括定时计数器，串行通信口(SCI)，显示驱动电路(LCD或LED驱动电路)，脉宽调制电路(PWM)，A/D 转换器等电路集成到一块单块芯片上，构成一个最小然而完善的计算机系统。
这些电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。
本次课程设计的题目是：“简易数字频率计设计”以单片机89C51 为核心设计了一种频率计。
在设计中应用单片机的数学运算和控制功能,实现了测量量程的自动切换,既满足测量精度的要求,又满足系统反应时间的要求。
关键字：单片机 频率测量 数据处理第1章 绪论1.1 单片机的简介单片机是单片微型计算机的简称，也就是把微处理器(CPU)，随机存取数据存储器(RAM)，只读程序存储器(ROM)，输入输出电路(I/O口)，还包括定时计数器，串行通信口(SCI)，显示驱动电路(LCD或LED驱动电路)，脉宽调制电路(PWM)，A/D 转换器等电路集成到一块单块芯片上，构成一个最小然而完善的计算机系统。
电子电路课程设计电子教案 7.1.5简易数字式频率计数器教案
电子电路课程设计课程教案
P91 （1）整体功能要求
频率计数器（简称频率计）主要用于测量正弦波、脉冲波、三角波和其他周期信号的频率。
其扩展功能是可以测量信号的周期和脉冲宽度。
采用数字显示技术（如LED、LCD等）显示测量结果。
为了突出数字电路的应用，本课题被测量信号仅限于TTL脉冲波。
（2）系统结构
数字频率计的整体结构要求如图7-19所示。
外部“被测信号”送入“测量电路”进行处理和测量，“挡位转换”可以用于选择测试项目，包括频率、周期或脉宽，也可以进一步选择测量频率挡位。
（3）技术指标
①被测信号波形：正弦波、三角波和矩形波。
②测量频率范围：分三挡：
1Hz～999Hz；
0.01kHz～9.99kHz；
0.1kHz～99.9kHz。
③测量周期范围：1ms～1s。
④测量脉宽范围：1ms～1s。
⑤测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误差）。
⑥输入阻抗：大于100kΩ。
（4）扩展技术指标
①要求测量频率时，1Hz～99.9kHz的精度均为1%。
②测量占空比。
测量精度：1%分辨率。
测量范围：1%～99%
（5）设计条件
①电源：直流稳压电源提供+5V电压。
②可供选择的元器件见表7-10。
填表说明：1 每项页面大小可自行添减。
2 课次为授课次序，填1、2、3等。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
简易频率计实验报告
实验二简易数字频率计实验目的：（1）学会各种简易数字频率计的设计方法（2）学会VHDL的多进程及多层次设计方法实验原理：设计一个四位数字频率计，此频率计共分四档。
一档：0~9999Hz二档：10~99.99kHz三档：100~999.9kHz四档：1~10MHz分频器模块FEN通过对1Hz的时钟的分频得到0.5Hz的时钟信号。
测频模块FTEST,是整个程序的核心，此模块完成在1s的时间内对被测信号计数的功能，并通过输出数据实现自动换挡的功能。
LOCK模块用来锁存数据。
实验内容：在MAX+plusII中用VHDL语言输入FEN2 、MUX21、CD源程序，保存名字与实体名一致，后缀为vhd,选择目标器件为EP1K30TC144-3，然后进行编译、仿真。
参考程序：1、FEN通过对1Hz的时钟的分频得到0.5Hz的时钟信号。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY fen ISPORT(clk:IN STD_LOGIC;q:OUT STD_LOGIC);END fen;ARCHITECTURE fen_arc OF fen ISBEGINPROCESS(clk)VARIABLE x:STD_LOGIC;BEGINIF clk'EVENT AND clk='1'THENx:=NOT x;END IF;q<=x;END PROCESS;END fen_arc;波形仿真图：2、FTSET此模块完成在1s的时间内对被测信号计数的功能，并通过输出数据实现自动换挡的功能。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ftest ISPORT(clr,Fx,door:IN STD_LOGIC;alm:OUT STD_LOGIC;q3,q2,q1,q0,dang:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ftest;ARCHITECTURE CORN_ARC OF ftest ISBEGINPROCESS(door,Fx)VARIABLE c0,c1,c2,c3,c4,c5,c6 :STD_LOGIC_VECTOR(3 DOWNTO 0);VARIABLE x:STD_LOGIC;BEGINIF Fx'EVENT AND Fx='1'THENIF door='1'THENIF c0<"1001"THENc0:=c0+1;ELSEc0:="0000";IF c1<"1001"THENc1:=c1+1;ELSEc1:="0000";IF c2<"1001"THENc2:=c2+1;ELSEc2:="0000";IF c3<"1001"THENc3:=c3+1;ELSEc3:="0000";c4:=c4+1;ELSEc4:="0000";IF c5<"1001"THEN c5:=c5+1;ELSEc5:="0000"; IF c6<"1001"THEN c6:=c6+1;ELSEc6:="0000";alm<='1';END IF;END IF;END IF;END IF;END IF;END IF;END IF;ELSEIF clr='0'THENalm<='0';END IF;c6:="0000";c5:="0000";c4:="0000";c3:="0000";c2:="0000";c1:="0000";c0:="0000";END IF;IF c6/="0000"THENq3<=c6;q2<=c5;q1<=c4;q0<=c3;dang<="0100";ELSIF c5/="0000"THEN q3<=c5;q2<=c4;q1<=c3;q0<=c2;dang<="0011";q3<=c4;q2<=c3;q1<=c2;q0<=c1;dang<="0010";ELSEq3<=c3;q2<=c2;q1<=c1;q0<=c0;dang<="0001";END IF;END IF;END PROCESS;END CORN_ARC;波形仿真图：3、LOCK模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LOCK ISPORT(A0,A1,A2,A3,A4:IN STD_LOGIC_VECTOR(3 DOWNTO 0);q0,q1,q2,q3,q4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);clk:IN STD_LOGIC);END LOCK;ARCHITECTURE ART OF LOCK ISBEGINPROCESS(clk)BEGINIF(clk'EVENT AND clk='1')THEN q0<=A0;q1<=A1;q2<=A2;q3<=A3;q4<=A4;END IF;END PROCESS;END ART;波形仿真图：顶层仿真波形：实验结果：实现了四位数字频率计的设计。
基于单片机简易数字频率计
基于单片机简易数字频率计基于单片机的简易数字频率计概述：数字频率计是一种用于测量信号频率的仪器，它能够将输入的模拟信号转换为数字信号，并通过单片机进行处理和显示。
本文将介绍基于单片机的简易数字频率计的原理和实现方法。
一、原理介绍数字频率计的原理基于信号的频率与周期的倒数之间的关系。
当输入信号的频率较高时，直接测量周期较为困难，因此常采用测量信号的脉宽来间接推算频率。
本文所介绍的简易数字频率计就是基于这一原理。
二、硬件设计1. 信号输入：将待测信号接入单片机的GPIO口，通过外部电路对信号进行电平转换和滤波处理，确保输入信号稳定且符合单片机的输入电压范围。
2. 定时器：单片机内部的定时器用于测量输入信号的脉宽。
通过配置定时器的计数器和预分频器，可以实现不同精度的测量。
一般情况下，选择合适的计数器和预分频器，使得定时器的溢出周期与待测信号的周期相当，以提高测量的准确性。
3. 显示模块：通过数码管或LCD显示模块，将测量到的脉宽转换为频率值并进行显示。
可以根据需要选择合适的显示方式和显示精度。
三、软件设计1. IO口配置：在单片机的软件中，需要配置GPIO口的输入和输出模式，以及中断触发条件等。
通过配置正确的IO口，可以实现对信号输入和输出的控制。
2. 定时器配置：配置定时器的计数器和预分频器，并设置中断触发条件。
在定时器中断服务函数中，可以对计数器的值进行读取和处理。
3. 测量算法：在定时器中断服务函数中，可以根据测量到的脉宽值计算出信号的频率。
具体的计算方法有多种，例如可以通过测量多个周期的脉宽平均值来提高测量的准确性。
4. 显示控制：将计算得到的频率值转换为合适的显示格式，并通过显示模块进行显示。
可以根据需要选择合适的显示精度和显示方式。
四、实现方法基于以上原理和设计，可以通过以下步骤来实现简易数字频率计：1. 硬件连接：将待测信号接入单片机的GPIO口，并通过外部电路进行电平转换和滤波处理。
2. 软件编程：根据单片机的型号和开发环境，编写相应的软件程序。
简易数字频率计
简易数字频率计引言数字频率计是一种用来测量信号频率的仪器。
在电子工程、通信工程和音频工程等领域中都有广泛的应用。
本文将介绍一个简易的数字频率计，它基于微控制器和计数器电路，能够精准地测量输入信号的频率。
设计原理该简易数字频率计的设计原理主要包括三个部分：输入电路、计数器电路和显示电路。
输入电路输入电路用于接收待测量的信号，并将其转换为微控制器可以处理的数字信号。
一般使用一个信号放大器将输入信号放大，并通过一个阻抗匹配电路将信号阻抗与测量电路相匹配。
计数器电路计数器电路是本频率计的核心部分。
它通过计数器器件来测量输入信号的周期时间，并计算出频率值。
常见的计数器器件有74HCxx系列、CD40xx系列等。
在该设计中，我们选择了74HC160 4位可编程同步二进制计数器。
显示电路显示电路用于将测量得到的频率值以可读性良好的方式展示出来。
一般使用数码管进行数字显示。
本设计中使用了共阴极的4位7段数码管，通过串口通信将测量到的频率值发送给数码管进行显示。
硬件设计硬件设计主要包括信号放大电路、计数器电路和显示电路。
信号放大电路设计信号放大电路使用了一个运放进行信号放大，具体的放大倍数可以根据实际需求进行调整。
为了防止输入信号的干扰，还可以添加一个低通滤波器来滤除高频噪声。
计数器电路设计74HC160计数器电路的设计如下： - 连接74HC160的CLK 引脚到信号输入引脚，即可通过输入信号的上升沿触发计数器的计数。
- 使用74HC160的O0～O3输出引脚接到后续的显码驱动电路。
显示电路设计数码管的控制可以使用74HC595移位寄存器进行。
通过接口电路和微控制器进行通信，将测量到的频率值发送给74HC595，然后74HC595控制数码管进行数字显示。
软件设计软件设计主要包括信号处理和数据显示。
信号处理软件部分主要是通过计数器来测量输入信号的周期时间并计算出频率值。
通过编写的程序，将计数器的数值传输给微控制器，并进行运算得到频率值。
简易数字频率计
频率计算：通过测量信号的周期或 频率，计算出数字频率值
添加标题
添加标题
添加标题
添加标题
信号处理：通过数字滤波器对采集 到的信号进行滤波，以消除噪声和 干扰
数据输出：将计算出的频率值通过 串口或其他方式输出到计算机或其 他设备
计数器和计时器的编程实现
使用计时器对计数器进行计 时，计算信号的周期
将计数器和计时器的结果通 过软件进行显示和控制
能源监测：简易数字频率计可实现对新能源发电设备的实时监测，提高能源利用效率。 环保监测：简易数字频率计可用于监测环保设备的运行状态，确保污染物排放达标。 智能电网：简易数字频率计可应用于智能电网中，实现电网的智能化管理和优化。 节能减排：简易数字频率计可帮助企业实现节能减排，降低生产成本。
简易数字频率计的技术挑战和发展方向
分析仪等。
科学实验领域： 用于各种与频率 相关的实验，如 电磁波的发射与 接收、无线电通
信等。
工业生产领域： 用于生产过程中 的各种频率测量 和控制，如电机 转速的测量和控 制、生产线上各 种设备的状态监
测等。
简易数字频率计在生物医学工程领域的应用
监测生理信号：简易数字频率计可 以用于监测人体的心电图、脑电图 等生理信号，辅助医生进行疾病诊 断和治疗。
添加标题
添加标题
添加标题
添加标题
频谱分析：对信号进行频谱分析， 了解信号的成分和特性
音频处理：用于音频信号的频率测 量和处理，如音频压缩、降噪等
简易数字频率计在通信和电子测量领域的应用
通信领域：用于 信号频率的测量， 如调频信号、调
相信号等。
电子测量领域： 用于测量电子设 备的频率特性， 如示波器、频谱
界面优化：根据实际需求对显示和控制界面进行优化，提高用户体验和操作便捷性
简易数字频率计(数字电路课程设计)
数字电路课程设计报告1)设计题目简易数字频率计2)设计任务和要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1)测量范围：1H Z—9.999K H Z，闸门时间1s；10 H Z—99.99K H Z，闸门时间0.1s；100 H Z—999.9K H Z，闸门时间10ms；1 K H Z—9999K H Z，闸门时间1ms；2)显示方式：四位十进制数3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：（1）整体电路数显式频率计电路（2）单元电路设计；（a）时基电路信号号(b)放大逻辑电路信号通信号(c)计数、译码、驱动电路号（3）说明电路工作原理;四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。
两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。
当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。
当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。
时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。
计数公式：]3)2243[(443.1CRRRf++=来确定。
与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。
简单数字频率计1
《电工与电子技术基础》课程设计报告题目简易数字频率学院（部汽车学院专业汽车运用工程班级22021002学生姓名苏奋学号22021002186 月5 日至 6 月12 日共1 周指导教师（签字）一、课题名称与技术要求<1>名称：简单数字频率计摘要数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量。
本设计中使用的是直接测频法，即用计数器在计算1s内输入信号周期的个数；并使用了模拟软件Multisim进行仿真。
应用石英晶体振荡器构成稳定的多谐振荡器，并用74LS160和74LS161进行分频得到时基信号。
时基信号作为闸门信号来控制计数器74LS160工作，进行计数，通过译码显示电路在数码显示管上显示最终结果。
并且，时基信号还要通过555构成的单稳态触发器产生锁存信号和清零信号，锁存信号使输出稳定，清零信号清空计数器，为下次计数做准备。
当输入频率超过量程时，电路会自动报警。
关键字：直接测频法时基信号放大整形震荡分频计数锁存清零<2>主要技术指标和要求：1.被测信号的频率范围为100HZ～100KHZ2.输入信号为正弦信号或方波信号3.四位数码管显示所测频率，并用发光二极管表示单位4.具有超量程报警功能扩展1.被测信号的频率范围扩展到1HZ～999.9KHZ2.测量频率分为3档1HZ～9999HZ，10HZ～99.99KHZ，100HZ～999.9KHZ3.输入信号可为正弦信号、三角波信号和方波信号4.可测被测信号的周期第一章系统综述1.1总体思路对比与选择：一、总体思路：将输入信号进行放大整形之后，利用闸门信号（时基信号）对被测信号进行脉冲计数，然后通过译码显示电路进行读数。
二、实现方式：●直接计数式测频：将经过整形放大的待测信号，送入闸门信号中，在一个闸门信号周期错误！未找到引用源。
对待测信号进行计数，所得的计数值错误！未找到引用源。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要采用自上向下的设计方法,设计了基于复杂可编程逻辑器件的数字频率计。
以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示。
用VHDL语言编程，由CPLD(Complex Programmable Logic Device)完成各种时序控制及计数功能。
该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点。
关键词可编程逻辑器件 CPLD 等精度测量法单片机 VHDLAbstactWith the adoption of the top-down design method and AT89C51 SCMC (Single Chip Mico Computer) as the master control component of the system,the circuit test signalcontrolling,data operation processing,keyboard scanning,and nixie tube display as well were completed by the digital cymometer.A CPLD programmed byVHDL,realized various sequence control and count functions.The system is characterized by impact structure,high reliability,high precision,and widefrequency-test-range.Key Words: programmable logic component CPLD measures mensuration single chip mico computer VHDL目录摘要................................................................................................. 英文摘要........................................................................................... 绪论. (Ⅰ)第一章设计方案选择 (1)1.1 频率测量模块 (1)1.2 周期测量模块 (3)1.3 脉冲宽度测量模块 (4)1.4 占空比测量模块 (4)1.5 标准频率发生电路 (4)1.6 小信号处理部分 (4)第二章基本测量原理与理论误差分析 (6)2.1 等精度频率/周期测量技术 (6)2.2 预置门时间信号与闸门时间信号 (7)2.3 高精度恒误差周期测量法 (7)2.4 脉冲宽度测量理论误差分析 (7)2.5 周期脉冲信号占空比测量误差分析 (7)第三章方案的实现 (9)3.1 稳压电源设计 (9)3.2 测量控制电路 (9)3.3 输入信号处理部分 (10)3.4 小信号处理部分 (10)3.5 标准频率方波发生电路 (10)3.6 显示器电路 (11)3.7 实际数字测量部分 (14)第四章单片机控制与运算程序的设计 (18)4.1 主流程图 (18)4.2 VHDL源程序 (19)第五章结束语 (25)致谢 (26)参考文献 (27)绪论数字频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。
采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。
该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
本文用VHDL在CPLD器件上实现一种8b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
CPLD是一种新兴的高密度大规模可编程逻辑器件，它具有门阵列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。
可编程器件的最大特点是可通过软件编程对其器件的结构和工作方式进行重构，能随时进行设计调整而满足产品升级。
使得硬件的设计可以如软件设计一样方便快捷，从而改变了传统数字系统及用单片机构成的数字系统的设计方法、设计过程及设计概念，使电子设计的技术操作和系统构成在整体上发生了质的飞跃。
采用CPLD可编程器件，可利用计算机软件的方式对目标期进行设计，而以硬件的形式实现。
既定的系统功能，在设计过程中，可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，借助于大规模集成的CPLD和高效的设计软件，用户不仅可通过直接对芯片结构的设计实现多种数字逻辑系统功能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量及难度，同时，这种基于可编程芯片的数量，缩小了系统的体积，提高了系统的可靠性。
EDA（电子设计自动化）技术就是以计算机为工具，在EDA软件平台上，对硬件语言HDL 为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、逻辑化简、逻辑综合及优化、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作（文本选用的开发工具为Altera公司的MAX+PLUSII）。
EDA的仿真测试技术只需要通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，大大提高了大规模系统电子设计的自动化程度。
设计者的工作仅限于利用软件方式，即利用硬件描述语言（如VHDL）来完成对系统硬件功能的描述。
VHDL（VeryHigh Speed Integrated Circuit HardwareDetionLanguage,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（TheInstituteof Electrical and Electronics Engineers）的一种工业标准硬件描述语言。
相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（ToptoDown）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。
从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。
第1章设计方案的选择根据频率计的设计要求，电路系统可划分为几个基本模块，如图1.1所示：图1.1 频率计组成模块框图1.1 频率测量模块1.1.1 直接测量法大家都知道，如果根据基本原理实现对频率的数字化测量，是一种直接测量的手段，这种方法比较简单，如果能满足设计要求的话，应该作为首要的选择方案。
下面我们简单分析一下使用该方法是否能满足设计要求，把被测频率信号经脉冲整形电路处理后加到闸门的一个输入端，只有在闸门开通时间T(以秒计)内，被计数的脉冲送到十进制计数器进行计数。
设计数器的值为N，则可以得到被测信号频率为f = N / T，经过对照数字化直接测量频率的原理我们可以发现，本测量在低频率段的相对测量误差较大，即在低频率段不能满足本设计的要求。
1.1.1计数式测频的原理方框图1.1.2 组合测频法是指在高频时采用直接测量法，低频时采用直接测量周期法测信号的周期，然后换算成频率。
这种方法可以在一定程度上弥补方法(1)的不足，但是难以确定最佳分测点，而且电路实现比较复杂。
1.1.2直接测频和直接测周期的量化误差1.1.3 倍频法是指把频率测量范围分成多个频率段，使用倍频技术，根据频率段设置倍频系数，将经过整形的低频信号进行倍频后再进行测量，对高频率段则直接进行测量，倍频法比较难以实现。
1.1.4 等精度测频法通过对传统的测量方法的分析与研究，结合高精度恒误差测量原理，我们设计了一种测量精度与被测频率无关的硬件测频电路。
本方法立足于快速的宽位数高精度浮点数字运算。
其实现方式可以用图1.2来说明。
图中，预置门控制信号是宽度为T pr的一个脉冲，CNT1和CNT2是两个可控计数器。
标准频率信号从CNT1的时钟输入端CLK输入，其频率为f s，经过整形后的被测信号从CNT2的时钟输入端CLK输入，设其实际频率为f x，当预置门信号为高电平时，经过整形后的被测信号的上升沿通过D触发器的Q端同时启动计数器CNT1和CNT2。
CNT1和CNT2分别对被测信号和标准频率信号同时计数。
当预置门信号为低电平时，随后而至的被测信号的上升沿将使两个计数器同时关闭。
预置门控信号标准频率信号被测信号 清零信号图1.2 等精度测频法原理框图设在一次预置门时间T pr 内对被测信号的计数为N x ，对标准的计数值为N x ，则下式成立：f x / N x = f s / N s ----------(式1.1) 由此可推得f x = f s N x / N s ----------(式1.2)相对误差公式δ = ± ( 2 / N s+ ∆f s / f s ) ----------(式1.3)从误差分析中可以看出来, 它的测量精度与N s和标准频率精确度有关, 而与被测频率无关. 显然, N s决定于预置门时间和标准频率信号的频率, 其关系式如下: N s = T pr f s ----------(式1.4)如果采用频率为50MHz的晶体震荡器, 则有:|δ| ≤ 1 / N s ----------(式1.5)如果预置门时间T pr = 0.1s, 则:N s = 0.1 ×60 000 000 = 6 000 000, |δ| ≤ 1.5 ×10-6以上四种方法中, 倍频法虽然在理论上可以达到很高的精度, 但是在低频段, 就目前常规的锁相器件而言, 锁相电路工作性能不理想, 频率小于100Hz时甚至不能工作.前三种方法本质上都是立足于频率基本定义, 没有摆脱传统的测量方法的局限, 从下文的详细论述中可以看出, 用方法(4)可以用单片机程序方便地完成宽位浮点数的数学运算, 实现高精度测量.基于上述论证以及第二部分中详细的理论分析, 我们准备选择方法(4).1.2 周期测量模块1.2.1 直接周期测量法用被测信号经过放大整形后形成的方波信号直接控制计数门控电路, 使主门开放时间等于信号周期T x, 时标为T s的脉冲在主门开放时间进入计数器. 设在T x 期间计数值为N, 可以根据以下公式来算得被测信号周期:T x = NT s ----------(式1.6)经过误差分析, 可以得出结论: 用该测量法测量的时候, 被测信号的频率越高, 测量误差越大.1.2.2 等精度周期测量法该方法在测量电路和测量精度上与等精度频率测量完全相同, 只是在进行计算时所用的公式不同, 用周期1/T代换频率f就可以了, 它的计算公式是:T x = T s N s / N x ----------(式1.7)从降低电路的复杂度以及提高精度(特别是高频)上考虑, 本设计将要采用方法(2)测量被测信号的周期.1.3 脉冲宽度测量模块在进行脉冲宽度的测量时, 首先经过信号处理电路进行处理, 限制只有信号的50%幅度以及其以上部分才能输入数字测量部分. 脉冲边沿被处理得非常陡峭, 然后送入测量计数器进行测量.测量电路在检测到脉冲信号的上升沿的时候打开计数器, 并且在检测到下降沿的时候关闭计数器, 设脉冲宽度为T wx, 计算公式为:T wx = N x / f s ----------(式1.8)1.4 占空比测量模块测量一次脉冲信号的脉冲宽度, 记录下它的值为T wx1, 然后将信号反相, 再测量一次脉冲宽度并且记录下它的值为T wx2, 通过下面的公式计算占空比:占空比= T wx1100% / (T wx1 + T wx2) ----------(式1.9)1.5 标准频率发生电路本模块采用高频率稳定度和高精度的可微调晶体振荡器作为标准频率发生器.1.6 小信号处理部分小信号处理部分受限于宽带放大器的性能, 放大器电路需要附有高速整形电路. 有以下几种方案:1.6.1 采用分立元件使用场效应管做输入极, 以提高输入阻抗. 用截止频率1 000MHz的三极管9018做放大极. 由于电路复杂, 需要调节的部分较多, 而且一致性差, 所以不予采用.1.6.2 采用运算放大器电路简洁, 但是因为与TTL电平接口而另外需要电平移位电路. 并且需要使用运算放大器做一高速宽带放大器, 市场上难以买到高速运算放大器, 其应用因此受到限制.1.6.3 直接采用比较器采用比较器可以简单的完成设计. 采用高速比较器LM361可以处理高达10MHz的输入信号. LM361有低输入失调电压和电压范围灵活等特点, 响应时间最大仅20ns, 输出电平可与TTL电平相匹配.综合考虑, 本部分电路采用方案(3). 比较器输入容易受到干扰, 因此电路上采用净化电源并且需要合理安排地线. 经过最后的实际测量, 输入灵敏度4mV左右, 完全满足小信号测量的需要.第2章基本测量原理与理论误差分析2.1 等精度频率/周期测量技术2.1.1量化误差若所测频率值为f x, 被测频率的真实值为f xe, 标准频率为f s, 在一次测量中, 预置门时间为T pr, 被测信号技数值为N x, 标准频率信号计数值为N x.由于f x计数的起停时间都是由该信号的上升沿触发的, 因此在T pr时间内对f x 的计数N x无误差, 在此时间内的计数N s最多相差一个脉冲, 即∆et ≤ 1, 则下式成立:f x / N x = f s / N s ----------(式2.1)f xe / N x = f s / ( N s+ ∆et ) ----------(式2.2)可以分别推得f x = f s N x / N s ----------(式2.3)f xe = f s N x / ( N s+ ∆et ) ----------(式2.4)根据相对误差公式有|δ| = ∆f xe / f xe = ( f xe - f x ) / f xe ----------(式2.5)经过整理可以得到∆f xe / f xe = ∆et / N s ----------(式2.6)因为∆et ≤ 1, 故∆et / N s ≤ 1 / N s, 即∆et / N s ≤ 1 / N sN s = T pr f s ----------(式2.7)根据以上分析, 可以知道等精度测频法具有三个特点:①相对测量误差与被测频率的高低无关;②增大T pr或f s可以增大N s, 减少测量误差, 提高测量精度;③测量精度与预置门宽度和标准频率有关, 与被测信号的频率无关, 在预置门和常规测频闸门时间相同而被测信号频率不同的情况下, 等精度测量法的测量精度不变.2.1.2 标准频率误差标准频率误差为∆f s / f s, 因为晶体的稳定度很高, 标准频率误差可以进行校准, 相对于量化误差, 校准后的标准频率误差可以忽略。