当前位置：文档之家 › 【数字电路课件】数字电子技术基础-10

【数字电路课件】数字电子技术基础-10

  • 格式：pdf
  • 大小：257.99 KB
  • 文档页数：26

下载文档原格式

  / 26

合集下载

数字电子技术教学课件 (10)

数字电子技术教学课件 (10)

0
0
1
1
0
0
1 0
0 1
R、S不允许
1
1 同时有效
0
×
1
×
4
2.特性方程（又称为状态方程） 由状态转换表得到Qn+1的状态转换卡诺图。
SR
Qn
00
0
00
1
01
0
பைடு நூலகம்
01
1
10
0
10
1
11
0
11
1
输入
Qn+1 0 1 0 0 1 1 × ×
输出
图4-15
进一步可写出Qn+1的表达式。
RS触发器的Qn+1卡诺图
仿真
图4-24 接成计数形式的D触发器 （a）电路 （b）工作波形
2021/1/11
16
4.4 集成触发器及其应用
表4-12 常用集成触发器
目前市场上出售的集成触发器产品通常为JK触
发202器1/1/1和1 D触发器两种类型。
17
4.4.1 集成JK触发器
常1.用74的LS有11724的LS外11引2、脚C图C和40逻27辑等符。号 74LS112为负边沿触发的双JK触发器。SD、RD
换所必备的条件
2021/1/11
6
4.3.2 D触发器
1.状态转换表
D
Qn
Qn+1
0
0
0
0
1
0
1
0
1
1
1
1
表4-6 D触发器的状态转换表
3. 状态转换图
2.特性方程 Qn+1=D
2021/1/11

《数字电路基础知识》课件

《数字电路基础知识》课件

译码器电路的实现方法
译码器电路可以将二进制码译 成对应的输出信号，用于解码 器索引和操作译码器等。
时序电路的基本概念
时序电路是一种存储器、计数器或时钟驱动电路，需要实时累计和监测信号。时序电路是数字电 路的重要部分。
1
电平触发器的工作原理
触发器是时序电路中最重要的元件之一，能够对电路的状态进行存储和传输。基 本电平触发器的工作原理是使用两个交替的输入信号。
与门电路的实现方法
与门实现的最简单的方法是使 用传统的晶体管，并将它们放 置在一个电路中以实现多个与 门。
或门电路的实现方法
或门的实现方式是将输入值通 过晶体管或其他逻辑门与门电 路相连，利用传输功能对各个 输入执行逻辑或运算。
非门电路的实现方法
一般使用晶体管构建反相器电 路实现非门的功能。
逻辑函数的表达式
存储和传输信息更方便、可靠、快速，
数字电路的缺点
2
且信息可以以数字形式进行编码传输， 从而增强了信息的安全性。
过多的操作会增加电路复杂度，掉电
后信号需要重新设置，同时存在噪声
干扰的影响。
3
数字电路的应用
应用领域涉及电脑、手机、无人驾驶 汽车等，数字逻辑电路的实现可以加 速复杂计算、数据处理和控制过程。
二进制数的基本概念
在计算机系统中，数据以二进制形式存储和处理。因此，理解二进制数的基本概念是理解数字电路的前 提。
数位
二进制数由1和0组成的数码表示，在数码中 表现为位。
进位
由于二进制只有0和1，进位是加法必须的。 当两个二进制数相加时，当每一位相加结果 超过1时，需要进位。
原码、反码和补码
计算机中采用补码作为数字的存储方式，可 以实现加减运算。

《数字电路技术基础》课件

《数字电路技术基础》课件

1
复杂可编程逻辑器件是一种可编程逻辑器件，其 内部由多个逻辑门和触发器组成，可以编程实现 各种复杂的数字电路。
2
CPLD的规模比FPGA小，但其结构更加简单，易 于设计和实现。
3
CPLD广泛应用于低成本、低功耗的数字系统， 如消费电子、汽车电子等领域。
06 数字电路实验与实践
CHAPTER
数字电路实验箱介绍
译码器
将输入的二进制代码转换为另一种二进制代 码，常用于数据传输和存储。
多路选择器
根据选择信号选择一路输入信号输出，常用 于数据传输和存储。
比较器
比较两个二进制数的大小，输出比较结果， 常用于数据传输和存储。
04 时序逻辑电路
CHAPTER
时序逻辑电路概述
定义
时序逻辑电路是一种具有记忆功能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态有关。
组成
时序逻辑电路由组合逻辑电路和存储元件（如触发器）组成。
工作原理
时序逻辑电路在时钟信号的驱动下，按照一定的时序进行状态转换 。
触发器
1 2
定义
触发器是一种双稳态的存储元件，能够在外部信 号的作用下，从一个稳态跳变到另一个稳态。
分类
根据结构和工作原理，触发器可以分为RS触发器 、D触发器、JK触发器和T触发器等。
通过实验掌握基本门电路的工作原理和特性。
02
实验内容
搭建基本门电路，如与门、或门、非门等，测量输入输出电压，分析逻
辑功能。
03
实验步骤
搭建基本门电路，连接电源和测量仪表，输入信号并观察输出结果，记
录数据并分析。
组合逻辑电路实验
实验目的
通过实验掌握组合逻辑电路的设计和实现方法 。

数字电子技术课件10

数字电子技术课件10

多路输入
Y=D1
一路输出
地址码输入
数据选择器的输入信号个数 N 与地址 常用 2 选 1、4 选 1、8 选 1和 16 选1 码个数 n 的关系为 N = 2n 等数据选择器。
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1. 双 4 选 1 数据选择器 CC14539 两个数据选 择器的公共地址 输入端。
ST 1时 Y 0 ST 0时
Y = A1 A0 D0 + A1 A0 D1 + A1 A0 D2 + A1 A0 D3 = m0 D0 + m1 D1 + m2 D2 + m3 D3
EXIT
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
数据选择器 2 的逻辑功能同理。 EXIT
组合逻辑电路
CC14539 数据选择器输出函数式
ST 0时
1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3
= m0 1D0 + m1 1D1 + m2 1D2 + m3 1D3

数字电路技术基础全清华大学出版社PPT课件

数字电路技术基础全清华大学出版社PPT课件
《数字电子技术基础》
《数字电子技术基础》
电子课件
郑州大学电子信息工程学院 2020年6月16日
《数字电子技术基础》
第一章 逻辑代数基础
《数字电子技术基础》
1.1 概述
1.1.1 脉冲波形和数字波形
图1.1.1几种常见的脉冲波形，图(a)为 矩形波、图(b)为锯齿波、图(c)为尖峰波、 图(d)为阶梯波。
八进制有0~7个数码，基数为8，它的计数 规则是“逢八进一”。八进制一般表达式为
D 8 ki8i
《数字电子技术基础》
十六进制数的符号有0、1、2、…、8、9、 A、B、C、D、E和F，其中符号0~9与十进制符 号相同，字母A~F表示10~15。十六进制的计数 规则“逢十六进一”，一般表示形式为
D 16 ki 16 i
十进制数325.12用位置计数法可以表示为
D 1 0 3 1 2 2 0 1 1 5 0 1 0 1 0 1 1 0 2 1 20
任意一个具有n为整数和m为小数的二进制 数表示为
D 2 k n 1 2 n 1 k n 2 2 n 2 k 1 2 1 k 0 2 0 k 1 2 1 k m 2 m
14 2
12
4
10 8 6
• 0110 + 1010 =24 • 1010是- 0110对模24 （16） 的补码
《数字电子技术基础》
四、BCD码（Binary Coded Decimal）
8421BCD码与十进制数之间的转换是直接按位转 换，例如
(2.3 9 )D (001 10 0 . 0 01 0 )84 1 21 1 B
母A、B、C、…表示。其取值只有0或者l两 种。这里的0和1不代表数量大小，而表示两 种不同的逻辑状态，如，电平的高、低；晶 体管的导通、截止；事件的真、假等等。

精品课件-数字电子技术-第10章

精品课件-数字电子技术-第10章
uo（1）=D1UR/8 uo（2）=D2UR/4 uo（3）=D3UR/2
第10 D/A转换电路
图10－5 D1、D2、D3单独作用时T型电阻网络的戴维南等效电 路
第10 D/A转换电路
利用叠加原理可得到转换器的总输出为
uo= uo（0）+ uo（1）+ uo（2）+ uo（3）
= D0V R D1VR D2V R D3VR
第10 D/A转换电路 图10－1 D/A转换器的一般结构
பைடு நூலகம் 第10 D/A转换电路
现在我们来讨论如何把一个二进制的数值 D 转换成一个 模拟电压 uo，这是 D/A 转换的典型问题。一种简单的解决方 法是，用二进制数的每一位数码按权大小产生一个电压，此电 压的值正比于对应位码的权值。例如，位 Dn-1=1 时产生电压 2n-1K 伏、Dn-1=0 时产生电压 0 伏，即位 Dn-1 产生的电压为 Dn-1×2n-1K 伏；位 Dn-2 产生的电压为 Dn-1×2n-2K 伏；……；位 D0 产生的电压为 D0×20K 伏；以上 K 为定常系数。然后，把这 些电压简单地加起来，结果就是，
16
8
4
2
= VR
24
×（D0×20+D1×21+D2×22+D3×23）
可见，输出模拟电压正比于数字量的输入。推广到n位，
D/A转换器的输出为
uo
UR 2n
(D0
20
D1 21
Dn1 2n1)
（10－2）
第10 D/A转换电路
T型电阻网络由于只用了R和2R两种阻值的电阻，其精度 易于提高，也便于制造集成电路。但也存在以下缺点：在工作 过程中，T型网络相当于一根传输线，从电阻开始到运放输入 端建立起稳定的电流电压为止,需要一定的传输时间，当输入 数字信号位数较多时，将会影响D/A转换器的工作速度。另外， 电阻网络作为转换器参考电压UR的负载电阻将会随二进制数D 的不同有所波动，参考电压的稳定性可能因此受到影响。所以 实际中常用下面的倒T型D/A转换器。

《数字电子技术》PPT课件

【任务引入】 在TTL门电路中，输出级三极管的集电极是开路的，
称为集电极开路门，简称OC门。集电极开路门可以线与， 即将多个OC门的输出端连接起来。本节课的任务即是掌握 由TTL集电极开路门电路CT74LS03构成的线与功能逻辑 电路。
精选ppt
2
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
阻RC的数值，并将RC和电源UCC连接在OC门的输出端。
2. 功能与应用
（1）功能：实现正常的逻辑功能、提高输出驱动负载的能力、
转换TTL到其他电平、实现“线与”功能。外接上拉电阻R
的取值范围为几百至几千欧，接入外接电阻R后：
1）A、B不全为1时，uB1=1V，T2、T3截止，Y=1。
2）A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
【学习目标】 1.熟悉集电极开路门（OC门）的逻辑功能。 2.掌握OC门的电路原理。 3.掌握由CT74LS03实现的线与功能电路的仿真调试。
精选ppt
1
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
输出Vo为低电平。如图
2-1-2所示。
图2-1-2 输入全为高电平时的情况
精选ppt
6
模块Ⅱ 数字电子技术
项目二 逻辑门电路基础
任务一 插装与调试OC门CT74LS03的“线与”功能
（2）输入有低电平时：
如uA=0.3V， uB= uC =3.6V，则
uB1=0.3+0.7=1V，VT2、 VT3截止，VT4导通。忽

《数字电子技术基础》全套课件(完整版)


表1-3 四位格雷码
格雷码
十进制数 二进制码
0000 0001 0011 0010 0110 0111 0101 0100
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
格雷码
1100 1101 1111 1110 1010 1011 1001 1000
1.4.1 十进制编码 【例1-8】 把二进制数1001转换成格雷码。 解：
1.2 数字系统中的数制
1.2.1 十进制数表述方法
1.在每个位置只能出现（十进制数）十个数码中的一个。
特点
2.低位到相邻高位的进位规则是“逢十进一”，故称为十进制。
3.同一数码在不同的位置(数位)表示的数值是不同的。
(N )10 an110n1
n1
ai 10i im
a1101 a0100 a1101 am10m
● 格雷码到二进制码的转换 （1）二进制码的最高位（最左边）与格雷码的最高位相同。 （2）将产生的每个二进制码位加上下一相邻位置的格雷码位，作为 二进制码的下一位（舍去进位）。
1.4.1 十进制编码
十进制数
0 1 2 3 4 5 6 7
二进制码
0000 0001 0010 0011 0100 0101 0110 0111
1.4 数字系统中数的表示方法与格式
1.4.1 十进制编码
1. 8421 BCD码
在这种编码方式中，每一位二进制代码都代表一个固定的数值， 把每一位中的1所代表的十进制数加起来，得到的结果就是它所代表 的十进制数码。由于代码中从左到右每一位中的1分别表示8、4、2、 1（权值），即从左到右，它的各位权值分别是8、4、2、1。所以把 这种代码叫做8421码。8421 BCD码是只取四位自然二进制代码的 前10种组合。

数字电子技术基础第10章


§10.4.5 石英晶体多谐振荡器
在许多应用场合下都对多谐振荡器的振荡频 率稳定性有严格的要求。前面几种电路频率稳定 性不是很高。在对频率稳定性有较高要求时，应 采用石英晶体多谐振荡器。
电路的振荡频 率取决于石英 晶体的固有振 荡频率。
本节小结
多谐振荡器没有稳定状态，只有两 个暂稳态。 工作不需要外加信号源，只 需要电源。
第十章
脉冲波形的 产生和整形
编辑ppt
1
教学内容
§10.1 概述 §10.2 施密特触发器 §10.3 单稳态触发器 §10.4 多谐振荡器 §10.5 555定时器及其应用
教学要求
一.重点掌握的内容：
(1)555定时器及其应用. (2)石英晶体多谐振荡器.
二.一般掌握的内容：
(1)施密特触发器、单稳态触发器、多谐振荡器的工 作特点和典型应用。 (2)施密特触发器、单稳态触发器输入电压与输出电 压之间的关系；多谐振荡器振荡周期的估算方法。
vA
VT
HR1VRT2R2V(1T
R1 R2
)V VTTHR1R 2R2VTH(1R R1 2)VTH
滞回电压传输特性，即输入电压的上升过程和下降过 程的阈值电平不同。这是施密特触发器固有的特性。
正向阈值电压
同相输出的施密特触发器 负向阈值电压
反相输出的施密特触发器
回差电压：ΔVT＝ VT＋－VT－
§10.3.1 用门电路组成的单稳态触发器
单稳态触发器因为电路具有一个稳定状态 而得名。它由两个门电路、一个RC电路组成。 它的暂稳态通常都是靠RC电路的充、放电过 程来维持的，根据RC电路的不同接法，分为 微分型和积分型。
ห้องสมุดไป่ตู้
1

《数字电子技术基础》课件


计数器
是一种用于计数的电路，能够实现二 进制数的加法运算。
计数器种类
包括二进制计数器、十进制计数器和 任意进制计数器等。
计数器特性
描述了计数器的位数、工作原理和状 态转换图等。
计数器应用
在数字电路中，计数器用于实现定时 器和控制器等。
2023
PART 03
数字电路的分析与设计
REPORTING
数字电路的分析方法
介绍数字电路调试的基本技巧和 方法，如使用示波器、逻辑分析 仪等工具进行调试。
2023
PART 04
数字系统设计实例
REPORTING
数字钟的设计与实现
总结词
功能全面、技术复杂
详细描述
数字钟是数字电子技术基础中的典型应用，它具备时、分、秒的基本计时功能，同时还可以进行闹钟、定时等扩 展功能的设计。在实现上，数字钟需要运用数字逻辑电路、触发器、计数器等数字电子技术基础中的知识，设计 过程相对复杂。
率先
19971小小抵抗 its197
your. its17. it the
2023
REPORTING
THANKS
感谢观看
描述了逻辑门的输入、 输出关系，以及真值表
等。
逻辑门应用
在数字电路中，逻辑门 用于实现各种逻辑运算
和组合逻辑电路。
触发器
触发器
是一种具有记忆功能的电路， 能够存储二进制信息。
触发器种类
包括RS触发器、D触发器、JK 触发器和T触发器等。
触发器特性
描述了触发器的状态、输入、 输出关系，以及工作原理等。
交通灯控制系统的设计与实现
总结词
实际应用、安全性高
详细描述
交通灯控制系统是交通管理中的重要组成部分，用于控制交通路口的车辆和行人 流动，保障交通安全。在设计中，需要考虑红、绿、黄三种信号灯的控制逻辑， 以及不同交通状况下的灯控方案，以确保交通流畅且安全。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

集成D/A转换器及其应用
VCC(+5V) NC GND VEE Io D7 D6 D5 D4 1 2 3 4 5 6 7 8 DAC0808 16 15 14 13 12 11 10 9 COP VREF(-) VREF(+) VCC D0 D1 D2 D3 D0 D1 D2 D3 D4 D5 D6 D7 5 13 6 7 8 DAC0808 9 10 11 12 3 14 15 2 4 16 Io RL 2.4kΩ +VREF(+5V) 2.4kΩ
多路开关 功率放大 执行机构 加热炉
…
…
…
数字控制计算机
DAC
功率放大 信号放大
执行机构 温度传感器
加热炉
多路开关
…
…
ADC
信号放大
温度传感器
第十章
10.1 10.2
数模和模数转换
数模转换器(D/A转换器) 模数转换器(A/D转换器)
将输入的每一位二进制代码按其权的大小转换 成相应的模拟量，然后将代表各位的模拟量相加， 所得的总模拟量就与数字量成正比，这样便实现了 从数字量到模拟量的转换。
Q4 Q4 Q3 & &
&
d1
Q2 Q2 & Q1 & d0
0≤ui ＜ VREF/14时，7个 比较器输出全为0， CP 到来后，7个触发器都 置0。经编码器编码后 输出的二进制代码为 d2d1d0＝000。 VREF/14≤ui ＜ 3VREF/14 时，7个比较器中只有 C1 输出为1， CP 到来后， 只有触发器FF1置1，其 余触发器仍为0。经编 码器编码后输出的二进 制代码为d2d1d0=001。
I3
2R S2
I2
4R S1
I1
8R S0
I0 iF i － + uo RF
d3
d2
d1
d0
不论模拟开关接到运算放大器的反相输入端（虚地）还是接到地， 也就是不论输入数字信号是1还是0，各支路的电流不变的。
VREF I0 8R
VREF I1 4R
VREF I2 2R
VREF I3 R
C1 FF1
R/2
VREF 比较器 － C7 + － C6 +
寄存器 1D C1 FF7 1D C1 FF6 1D C1 FF5 1D C1 FF4 1D C1 FF3 1D C1 FF2 1D
编码器 Q7 d2 Q6 & Q5
R
R － C5 + R ui R － C3 + R － C2 + R － C1 + R/2 CP － C4 +
0.1μF VEE(-5V) (b) D/A 转换电路
(a) 引脚排列图
第十章
10.1 10.2
数模和模数转换
数模转换器(D/A转换器) 模数转换器(A/D转换器)
CPS ui(t) S C us(t)
dn-1
…
ADC 的数字 化编码电路
d1 d0
数字量输出 (n 位)
ADC 输入模拟电压 采样-保持电路
ui
－ A1 +
S
uC
－ A2 + CH
uo , ui uo
ui uo
开关驱 动电路 (a) 电路图
0
采样脉冲（fS）
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t 11 (b) 波形图
t
采样保持电路
t0时刻S闭合，CH被迅速充电，电路处于采样阶段。由于两 个放大器的增益都为1，因此这一阶段uo跟随ui变化，即uo＝ui。 t1时刻采样阶段结束，S断开，电路处于保持阶段。若A2的输入 阻抗为无穷大，S为理想开关，则CH没有放电回路，两端保持充 电时的最终电压值不变，从而保证电路输出端的电压uo维持不变。
Q4 Q4 Q3 & &
&
d1
Q2 Q2 & Q1 & d0
C1 FF1
3VREF/14≤ui ＜ 5VREF/14 时，比较器C1 、C2 输出 为1， CP 到来后，触发 器FF1、FF2置1。经编码 器编码后输出的二进制 代码为d2d1d0＝010。 5VREF/14≤ui ＜ 7VREF/14 时 ， 比 较 器 C1 、 C 2 、 C3 输 出 为 1 ， CP 到 来 后 ， 触发器FF1 、 FF2 、 FF3 置1。经编码器编码后 输出的二进制代码为 d2d1d0=011。 依此类推，可以列出 ui 为不同等级时寄存器的 状态及相应的输出二进 制数。
第十章
10.1 10.2
数模和模数转换
数模转换器(D/A转换器) 模数转换器(A/D转换器)
能将模拟量转换为数字量的电路称为模数转换器， 简称A/D转换器或ADC；能将数字量转换为模拟量的电路 称为数模转换器，简称D/A转换器或DAC。ADC和DAC是沟 通模拟电路和数字电路的桥梁，也可称之为两者之间的 接口。
CP
FF1 1D Q1 C1
FF2 1D Q2 C1
FF3 1D Q3 C1
FF4 1D Q4 C1
FF5 1D Q5 C1
ADC 与 DAC 应用领域
·简单数字应用系统 ·数字计算机应用系统 ·通信 ·音频/视频系统 ·测量仪器
ADC 与 DAC产品选用原则
·选择电路类型选择 ·转换速率选择 ·分辨率与精度选择 ·功能选择 ·性能价格比
3位逐次逼近型A/D转换器
ui uo －+ C uc= =1(ui< uo) u c =0(ui≥uo) FFA Q 1S C1 1R 3 位 D/A 转换器 FFB Q 1S C1 1R ≥1 G4 G1 & G2 & FFC 1S C1 1R ≥1 G5 G3 & Q & G6 & G7 & G8 d2(22) d1(21) d0(20)
采样定理： f s 2 f i max
A/D转换器的主要指标
（1）分辨率 A/D转换器的分辨率用输出二进制数的位数表示，位数 越多，误差越小，转换精度越高。例如，输入模拟电压的变 化范围为0～5V，输出8位二进制数可以分辨的最小模拟电压 为5V×2－8＝20mV；而输出12位二进制数可以分辨的最小模拟 电压为5V×2－12≈1.22mV。 （2）相对精度 在理想情况下，所有的转换点应当在一条直线上。相对 精度是指实际的各个转换点偏离理想特性的误差。 （3）转换速度 转换速度是指完成一次转换所需的时间。转换时间是指 从接到转换控制信号开始，到输出端得到稳定的数字输出信 号所经过的这段时间。
－ +
uo
i I 0 d 0 I 1 d1 I 2 d 2 I 3 d 3 VREF 1 1 1 1 ( d 0 d1 d 2 d 3 ) R 16 8 4 2 VREF 4 ( d 3 2 3 d 2 2 2 d 1 21 d 0 2 0 ) 2 R VREF RF uo RF iF RF i 4 (d 3 23 d 2 2 2 d1 21 d 0 20 ) 2 R
采样展宽信号
基本原理
模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的 过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C上的 电压保持不变，为保持过程。在保持过程中，采样的模拟电压 经数字化编码电路转换成一组n位的二进制数输出。
量化单位
量化误差——因mmin 不能是无穷小而带来的误差。量 化误差是不可消除的。
R/2
VREF 比较器 － C7 + － C6 +
寄存器 1D C1 FF7 1D C1 FF6 1D C1 FF5 1D C1 FF4 1D C1 FF3 1D C1 FF2 1D
编码器 Q7
并联比较型 A/D 转换器
d2
R
Q6 & Q5
R － C5 + R ui R － C3 + R － C2 + R － C1 + R/2 CP － C4 +
+VREF
IREF R S3
I3
2R S2
I2
4R S1
I1
8R S0
I0 iF i － +
设RF=R/2
RF
uo
i I 0d 0 I1d1 I 2d 2 I 3d 3 VREF VREF VREF VREF d3 d2 d1 d0 R 2R 4R 8R VREF (d 3 2 3 d 2 2 2 d1 21 d 0 20 ) 3 2 R VREF R (d3 23 d2 22 d1 21 d0 20 ) uo RFiF i 2 24
d3
d2
d1
d0
倒 T 型电阻网络 D/A 转换器
+VREF IREF A I' 3 2R S3 I3 R 2R S2 B I' 2 I2 C R 2R S1 D I' 1 I1 R 2R S0 I' 0 I0 2R iF RF
i d3 d2 d1 d0
－ +
uo
①分别从虚线A、B、C、D处向右看的二端网络等效电阻都是R。 ②不论模拟开关接到运算放大器的反相输入端（虚地）还是接到 地，也就是不论输入数字信号是1还是0，各支路的电流不变。
输入模拟电压 ui
寄 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1
存 0 0 0 0 0 1 1 1
器 0 0 0 0 1 1 1 1 0
状 0 0 1 1 1 1 1 1
态 0 1 1 1 1 1 1 1