计算机组成原理实验

计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。

[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。

⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。

实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。

二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。

先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。

（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。

7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。

四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。

本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。

实验一运算器组成实验一、实验目的1.熟悉双端口通用存放器堆〔组〕的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据，完成指定的算术、逻辑运算。

二、实验原理上图是本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用存放器堆RF中。

RF由一个ispLSI1016实现，功能上相当于四个8位通用存放器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。

双端口存放器堆模块的控制信号中，RS1、RS0用于选择从B端口〔右端口〕读出的通用存放器，RD1、RD0用于选取从A端口〔左端口〕读出的通用存放器。

而WR1、WR0用于选择写入的通用存放器。

LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用存放器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS 上，因而RF中的数据可以直接通过B端口送到DBUS上。

DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。

DR1接ALU 的A输入端口，DR2接ALU的B端口。

ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。

图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，#，LDDR2，LDDRl，ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。

T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。

#为低电平有效。

K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。

实验中进展单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进展正确设置。

计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。

①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。

在某些CPU中还有专门用于处理移位操作的移位器。

通常ALU由两个输入端和一个输出端。

整数单元有时也称为IEU（IntegerExecution Unit）。

我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。

②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。

有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。

③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。

④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。

而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。

下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。

T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。

控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。

计算机组成原理实验介绍《计算机组成原理实验介绍》1. 引言嘿，你有没有想过，当你打开电脑玩游戏或者处理文档的时候，电脑内部到底在发生着什么样神奇的事情呢？就像一个神秘的黑盒子，我们只看到了它呈现出来的效果，却不太清楚里面的构造和运行机制。

今天啊，咱们就来一起探索计算机组成原理实验的那些事儿，从最基础的概念到实际的应用，再到一些常见的问题，就像给这个神秘的黑盒子打开一道缝，好好地瞧一瞧里面的奥秘。

在这篇文章里，我们会先讲讲计算机组成原理实验的基本概念和理论背景，然后分析它的运行机制，还会看看在生活和高端技术领域的应用，也会聊聊大家对它可能存在的误解，最后再补充一些相关知识，总结一下并且展望未来。

2. 核心原理2.1基本概念与理论背景计算机组成原理啊，说白了就是研究计算机到底是由哪些部分组成的，以及这些部分是怎么协同工作的这么一门学科。

它的理论来源可以追溯到计算机诞生的时候，最早的那些计算机科学家们就开始琢磨怎么把一些基本的计算功能通过硬件组合起来。

就好比盖房子，你得先有砖头、水泥这些基本的材料（也就是计算机的各种硬件组件），然后还得知道怎么把它们搭在一起（各组件的连接和协同工作方式）。

从发展历程来看，最开始的计算机可不像现在这么小巧玲珑、功能强大。

早期的计算机那可是庞大无比，像个巨兽一样，而且功能还很单一。

随着时间的推移，计算机组成的理论不断发展，各种新的组件被发明出来，它们之间的协作也变得越来越高效。

比如说，从简单的算术逻辑单元，发展到现在复杂的中央处理器（CPU），这里面包含了无数科学家和工程师的智慧结晶。

2.2运行机制与过程分析咱们先把计算机想象成一个超级大的工厂。

首先是输入设备，这就像是工厂的原材料进货口。

比如说你敲键盘输入信息，就相当于把原材料送进了工厂。

这些原材料（数据）通过系统总线这个“传送带”，被送到了CPU 这个“加工中心”。

CPU呢，就像是工厂里最聪明的工程师，它能根据接收到的数据进行各种运算和处理。

计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

②掌握简单运算器的数据传输通道。

③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。

④能够按给定数据，完成实验指定的算术/逻辑运算。

要求：完成实验接线和所有练习题操作。

实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。

实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。

实验完成后，要求每个学生写出实验报告。

2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。

2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。

寄存器的输入端于数据总线相连。

3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。

数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。

4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。

5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。

6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。

逻辑运算与进位无关。

7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。

2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。

图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。

RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。

DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。

图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。

五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。

实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。

ALU 运算器由CPLD 描述。

运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。

计算机组成原理实验报告课程名称计算机组成原理实验学院计算机专业班级学号学生姓名指导教师20年月日实验一：基础汇编语言程序设计实验1实验目的●学习和了解TEC-XP+教学实验监控命令的用法;●学习和了解TEC-XP+教学实验系统的指令系统;●学习简单的TEC-XP+教学实验系统汇编程序设计。

2实验设备及器材●工作良好的PC机;●TEC-XP+教学实验系统和仿真终端软件PCEC。

3实验说明和原理实验原理在于汇编语言能够直接控制底层硬件的状态，通过简单的汇编指令查看、显示、修改寄存器、存储器等硬件内容。

实验箱正如一集成的开发板，而我们正是通过基础的汇编语言对开发板进行使用和学习，过程中我们不仅需要运用汇编语言的知识，还需要结合数字逻辑中所学的关于存储器、触发器等基本器件的原理，通过串口通讯，实现程序的烧录，实验箱与PC端的通讯。

4实验内容1)学习联机使用TEC－XP+教学实验系统和仿真终端软件PCEC；2)学习使用WINDOWS界面的串口通讯软件；3)使用监控程序的R命令显示/修改寄存器内容、D命令显示存储内容、E命令修改存储内容；4)使用A命令写一小段汇编程序，U命令反汇编输入的程序，用G命令连续运行该程序，用T、P命令单步运行并观察程序单步执行情况。

5实验步骤1)准备一台串口工作良好的PC机器;2)将TEC-XP+放在实验台上,打开实验箱的盖子,确定电源处于断开状态;3)将黑色的电源线一段接220V交流电源,另一端插在TEC-XP+实验箱的电源插座里;4)取出通讯线,将通讯线的9芯插头接在TEC-XP+实验箱上的串口"COM1"或"COM2"上,另一端接到PC机的串口上;5)将TEC-XP+实验系统左下方的六个黑色的控制机器运行状态的开关置于正确的位置,再找个实验中开关应置为001100(连续、内存读指令、组合逻辑、联机、16位、MACH),6)控制开关的功能在开关上、下方有标识;开关拨向上方表示"1",拨向下方表示"0","X"表示任意,其他实验相同;7)打开电源,船型开关盒5V电源指示灯亮;8)在PC机上运行PCEC16.EXE文件,根据连接的PC机的串口设置所用PC机的串口为"1"或"2",其他的设置一般不用改动,直接回车即可; （8）按一下"RESET"按键,再按一下"START"按键,主机上显示：6实验截图及思考题【例3】计算1到10的累加和。

计算机组成原理实验报告
实验目的：
本实验的目的是通过进行计算机组成原理实验，深入理解计算机的基本组成和工作原理，掌握计算机硬件与软件之间的协同工作方式。

实验设备：
1. 计算机主机
2. 键盘
3. 鼠标
4. 显示器
实验步骤：
1. 打开计算机主机，并接通电源。

2. 等待计算机启动完毕，进入操作系统界面。

3. 输入用户名和密码，登录系统。

4. 在桌面上打开文本编辑器，并新建一个文档。

5. 在文档中输入一段文字，并保存文件。

6. 打开浏览器，进入互联网页面。

7. 在浏览器中输入搜索词语，并点击搜索按钮。

8. 查看搜索结果，并点击其中一个链接。

9. 在打开的页面上点击按钮或链接，进行相应操作。

10. 关闭浏览器。

11. 关闭文本编辑器，保存文档。

12. 关闭计算机主机。

实验结果：
通过完成以上步骤，我们成功地进行了计算机组成原理实验。

在电脑启动后，我们登录系统并使用了各种软件和外部设备。

计算机可以顺利地接收我们的指令，并作出相应的操作。

我们也能够通过互联网浏览页面，并进行搜索和点击链接操作。

实验总结：
通过本次实验，我们更加深入地理解了计算机的组成和工作原理。

计算机是由硬件和软件组成，硬件包括主机、键盘、鼠标、显示器等，软件包括操作系统、文本编辑器、浏览器等。

计算机的各个组件通过协同工作，实现了我们对计算和信息的处理。

掌握计算机组成原理对于我们更好地使用计算机和理解计算机科学的发展趋势具有重要意义。

实验指导DICE-CP226系统概述1.1 DICE-CP226特点1、采用总线结构DICE-CP226实验系统使用三组总线即地址总线ABUS、数据总线DBUS、指令总线IBUS和控制信号，CPU、主存、外设和管理单片机等部件之间通过外部数据总线传输，CPU内部则通过内部数据总线传输信息。

各部件之间，通过三态缓冲器作接口连接。

2、计算机功能模块化设计DICE-CP2226为实验者提供运算器模块ALU，众多寄存器模块（A，W，IA ，ST，MAR，R0…R3等），程序计数器模块PC，指令部件模块IR，主存模块EM，微程序控制模块〈控存〉uM，微地址计数器模块UPC，组合逻辑控制模块及I/O等控制模块。

各模块间的电源线、地线、地址总线和数据总线等已分别连通，模块内各芯片间数据通路也已连好，各模块的控制信号及必要的输出信号已被引出到主板插孔，供实验者按自己的设计进行连接。

3、智能化控制系统在单片机监控下，管理模型机运行和读写，当模型机停机时，实验者可通过系统键盘，读写主存或控存指定单元的内容，使模型机实现在线开发。

模型机运行时，系统提供单步一条微指令（微单步）、单步一条机器指令（程单步），连续运行程序及无限止暂停等调试手段，能动态跟踪数据，流向、捕捉各种控制信息。

4、提供两种实验模式①手动运行“Hand……”：通过拨动开关和发光二极管二进制电平显示，支持最底层的手动操作方式的输入/输出和机器调试。

②自动运行：通过系统键盘及液晶显示器或PC机，直接接输入或编译装载用户程序<机器码程序和微程序>，实现微程序控制运行。

5、开放性设计运算器采用了EDA技术设计，随机出厂时，已提供一套已装载的方案，能进行加、减、与、或、带进位加、带进位减、取反、直通八种运算方式，若用户不满意该套方案，可自行重新设计并通过JTAG 口下载。

用户还可以设计自己的指令/微指令系统。

系统中已带三套指令/微程序系统，用户可参照来设计新的指令/微程序系统。

计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。

具体包括：1、了解计算机内部各部件的工作原理和相互关系。

2、熟悉计算机指令的执行流程和数据的传输方式。

3、掌握计算机存储系统的组织和管理方法。

4、培养分析和解决计算机硬件相关问题的能力。

二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。

三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。

观察运算结果在寄存器中的存储和变化情况。

2、控制器实验模拟了指令的取指、译码和执行过程。

分析不同指令对计算机状态的影响。

3、存储系统实验研究了内存的读写操作和地址映射方式。

考察了缓存的工作原理和命中率的计算。

4、总线实验观察数据在总线上的传输过程和时序。

分析总线竞争和仲裁的机制。

四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。

打开实验软件，设置运算类型和操作数。

启动运算，通过逻辑分析仪观察运算过程中的信号变化。

记录运算结果，并与预期结果进行比较。

2、控制器实验步骤连接控制器模块到计算机。

输入指令序列，使用示波器监测控制信号的产生和变化。

分析指令执行过程中各个阶段的状态转换。

3、存储系统实验步骤搭建存储系统实验电路。

进行内存读写操作，改变地址和数据，观察存储单元的内容变化。

分析缓存的替换策略和命中率的影响因素。

4、总线实验步骤连接总线模块，配置总线参数。

多个设备同时发送数据，观察总线的仲裁过程。

测量数据传输的时序和带宽。

五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。

逻辑运算的结果也正确无误。

观察到在运算过程中，寄存器的值按照预定的规则进行更新。

分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。

2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。

实验八简单模型计算机实验一、实验目的1)通过实验分析简单模型机结构，了解计算机的工作原理。

2)掌握计算机微程序控制器的控制方法，掌握计算机指令执行过程二、实验原理基本整机模型数据框图如图所示，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。

数据的通路从程序计数器PC的地址送到主存的地址寄存器，根据地址寄存器的内容找到相应的存储单元。

存储器中的数据是指令时，那么数据是从RAM送到总线，再从总线送到IR 中。

存储器中的数据是需要加工的数据时，那么数据是从RAM送到总线，再动总线送到通用寄存器中等待加工。

数据加工过程中，两个数据是从总线上将数据分别分时压入两个暂存器中，等待运算部件的加工，在数据加工完成以后。

运算结果是通过三太门送到总线上。

三态门的控制时由微控制器来控制。

图：模型机的数据通路图SW-G三、实验过程1.连线按实验逻辑原理图连接以下控制信号。

1)时钟单元（CLOCK UNIT）的T1-T4接到微程序控制单元（MAIN CONTROL UNIT）的T1-T4.2)手动控制开关单元（MANUAL UNIT）的KA ，KB接到指令单元（INS UNIT）的KA，KB。

3)指令单元（INS UNIT）的J（1）-J（5）、SE6-SE0、B-IR 接到的微程序控制单元（MAIN CONTROL UNIT）的J（1）-J（5）、SE6-SE0、B-IR。

4)输入/输出单元（INPUT/OUTPUT UNIT）IO-W，IO-R接到微程序控制单元（MAINCONTROL UNIT）的IO-W，IO-R,Ai接到地址单元（ADDRESS UNIT）的A0. 5)主存储器单元（MEM UNIT）M-W、M-R接到微程序控制单元（MAIN CONTROL UNIT）的M-W、M-R，A7-A0 接到地址单元（ADDRESS UNIT）的A7-A0.6)地址单元（ADDRESS UNIT）的B-AR、B-PC、PC+1、PC-B接到微程序控制单元（MAIN CONTROLUNIT）的B-AR、B-PC、PC+1、PC-B.7)通用寄存器单元（REG UNIT）的B-R、R0-B 接到微程序控制单元（MAIN CONTROLUNIT）的B-DR、DR-B。

计算机科学技术系王玉芬2012年11月3日基础实验部分该篇章共有五个基础实验组成，分别是：实验一运算器实验实验二存储器实验实验三数据通路组成与故障分析实验实验四微程序控制器实验实验五模型机CPU组成与指令周期实验实验一运算器实验运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。

运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。

机器字长n位，意味着能完成两个n位数的各种运算。

就应该由n个全加器构成n位并行加法器来实现。

通过本实验可以让学生对运算器有一个比较深刻的了解。

一、实验目的1．掌握简单运算器的数据传输方式。

2．掌握算术逻辑运算部件的工作原理。

3. 熟悉简单运算器的数据传送通路。

4. 给定数据，完成各种算术运算和逻辑运算。

二、实验内容：完成不带进位及带进位的算术运算、逻辑运算实验。

总结出不带进位及带进位运算的特点。

三、实验原理：1.实验电路图图4-1 运算器实验电路图2.实验数据流图图4-2 运算器实验数据流图3.实验原理运算器实验是在ALU UNIT单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。

（1）DR1，DR2：运算暂存器，（2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。

（3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。

（4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。

（5）M：M＝0执行算术操作；M＝1执行逻辑操作。

（6）/CN ：/CN＝0表示ALU运算时最低位加进位1；/CN＝1则表示无进位。

上海建桥学院本科实验报告课程名称：计算机组成原理学号：姓名：专业：班级：指导教师：课内实验目录及成绩序号实验名称页码成绩1 八位算术逻辑运算 12 静态随机存取存储器实验63 数据通路114 微程序控制器的实现16总成绩信息技术学院2014年03 月20 日上海建桥学院实验报告课程名称：计算机组成原理实验类型：验证型实验项目名称：八位算术逻辑运算实验地点：实验日期：年月日一、实验目的和要求1、掌握运算器的基本组成结构；2、掌握运算器的工作原理。

二、实验原理和内容实验采用的运算器数据通路如图1-1所示，ALU逻辑功能表如表1-1所示。

图1-1运算器原理图ALU部件由一片 CPLD实现，内部含有三个独立的运算部件，分别为算术、逻辑和移位运算部件。

输入数据IN[7..0]（由插座JP22引出）通过拨动开关sK7..sK0产生（开关由插座JP97引出）。

数据存于暂存器A或暂存器 B中（暂存器A和B的数据可在 LED灯上实时显示），三个部件可同时接受来自暂存器 A和 B的数据。

各部件对操作数进行何种运算由控制信号S3…S0和CN_I来决定（S3…S0由插座JP18引出；CN_I由插座JP19引出），可通过拨动开关sK23..sK20和sK12设置(开关由插座JP89、JP19引出)。

运算结果由三选一多路开关选择，任何时候，多路开关只选择三个部件中的一个部件的运算结果作为ALU的输出。

ALU的输出ALU_D7..ALU_D0通过三态门74LS245送至CPU内部数据总线（iDBus）上(由插座JP25引出)，并通过扩展区单元的的二位数码管和DS94..DS101LED灯显示（LED灯由插座JP62引出）。

如果运算影响进位标志FC、零标志FZ、正负标志FS，则在T3状态的下降沿，相应状态分别锁存到FC、FZ、FS触发器中，实验仪设有LED灯显示各标志位状态。

操作控制信号wA（允许写暂存器A）、wB(允许写暂存器B）、rALU(允许ALU结果输出到内部数据总线（iDBus）上)由JP19引出，都为低电平有效，实验时可通过连接开关sK15..sK13设置(开关由插座JP92引出)。