Verilog⾏为级描述
前⾔
在数据流级描述中已经将硬件建模从⽐较底层的门级结构提升到了数据流级。但数据流级描述除了个别语句外,主要的部分还是使⽤操作符来描述电路的逻辑操作或者计算公式,没有实
现真正意义上的功能描述。⾏为级描述则可以实现从抽象层次更⾼的级别来描述功能电路。
initial与always语句
在Verilog 中有两种结构化过程语句:initial语句和always语句,它们是⾏为级建模的两种语句。其他所有的⾏为语句只能出现在这两种结构化过程语句⾥。
Verilog中各个执⾏流程并发执⾏,⽽不是顺序执⾏的,每个initial语句和 always语句代表⼀个独⽴的执⾏过程,每个执⾏过程从仿真时间0开始执⾏,并且这两种语句不能嵌套使⽤。
initial语句
所有在initial语句内的语句构成了⼀个initial 块。
initial块从仿真0时刻开始执⾏，在整个仿真过程中只执⾏⼀次。
如果⼀个模块中包括若⼲个initial 块,则这些initial块从仿真0时刻开始并发执⾏,且每个块的执⾏是各⾃独⽴的。
如果在块内包含多条⾏为语句,那么需要将这些语句组成⼀组
⼀般是使⽤关键字begin和end将它们组合为⼀个块语句;
如果块内只有⼀条语句,则不必使⽤begin和 end。
举例：
module stimulus;
reg x,y, a,b,m;
initial
m=1'b0;
initial
begin
#5 a=1'b1;
#25 y=1'b1;
end
initial
begin
#10 x=1'b0;
#25 y=1'b1;
end
initial
#50 $finish;
endmodule
三条initial语句在仿真0时刻开始并⾏执⾏。
如果在某⼀条语句前⾯存在延迟#,那么对这条initial语句的仿真将会停顿下来,在经过指定的延迟时间之后再继续执⾏。
always 语句
always语句包括的所有⾏为语句构成了⼀个always语句块。
西 安 郵 電 學 院
verilog设计基础课内实验
报 告 书
系部名称 ： 计算机系
学生姓名 ： 常成娟
专业名称 ： 电子信息科学与技术
班 级 ： 电科0603
学号 ： 22号
时间 ： 2006-9-11 至 2006-9-22 实验题目 门级建模
一、 实验内容
1、使用bufif0和bufif1设计一个二选一多路选择器；
2、在设计完成后，写出激励模块对其进行仿真 。
二、 详细设计
多路选择器，如下图所示：
门b1和b2的延迟如下所示： 最小值 典型值 最大值
上升延迟 1 2 3
下降延迟 3 4 5
关断延迟 5 6 7
用三个输入端in1，in2，s，一个输出端out，其功能是实现一个二选一多路选择器。用s来控制输出。
用下面的输入——输出关系表对其功能进行验证：
In0 In1 s Out
0 1 1 1
0 1 0 0
1 0 1 0
1 0 0 1
1 0 1 0
三、 仿真结果
四、 调试情况，设计技巧及体会
通过本次实验我学会了从门级抽象的角度来设计电路，同时练习了所学的词法约定和语法结构、模块以及端口。学会自己独立使用verilog语言对实际硬件建模。并学会了如何设计激励，尽可能把在容易出现的错误找出来地方改变激励信号，在
五、 源程序清单
module mux2(out, in1, in0,s);
output out;
input in0,in1,s;
bufif0 #(1:2:3,3:4:5,5:6:7) b1(out,in0,s);
bufif1 #(1:2:3,3:4:5,5:6:7) b2(out,in1,s);
endmodule
module t_mux2;
reg IN1,IN0,S;
wire OUT;
mux2 s1(OUT,IN1,IN0,S);
initial
begin
IN0= 0;IN1= 1;S= 1;
第四章 Verilog-HDL的建模
1. 内容回顾
通常认为，给硬件建模的模型可以分为5个层次：
系统级和算法级建模通常是软件工程师用C语言开发的软件模型，目的在于验证设计思想是否正确。HDL也能做一些算法级建模的工作，但是有很多算法描述不被
综合工具支持。
行为级建模主要考虑一个模块的抽象功能描述，而不考虑其具体以实现（具体电路结构由综合工具得到）。
门级模型是对电路结构的具体描述，主要是描述与、或、非等基本门电路的连接方式。
开关级模型是把最基本的MOS晶体管连接起来实现电路功能。
注： 这5个层次从高到低越来越接近硬件。
Verilog HDL有两种建模方法：结构建模方法和行为建模方法。
结构建模方法是对电路具体结构的描述：
1.调用Verilog内置门元件（门级结构描述）
2.调用开关级元件（晶体管级结构描述）
3.用户自定义元件UDP（也在门级）
4.子模块调用
行为建模方法是对电路功能的描述
1.数据流行为建模
2.顺序行为建模
2. 结构建模
结构建模是对电路具体结构的描述，是一种比较底层的方法。简单说，就是把所需要的基本电路单元（逻辑门、MOS开关等）调出来，再用连线把这些基本单元连接起来。(调用、连线)。
2.1 内置的基本单元
Verilog HDL为门级电路建模提供了26个内置基本单元，分类如下：
多输入门：and, nand, or, nor, xor, xnor
多输出门：buf, not
三态门： bufif0, bufif1, notif0, notif1
上拉、下拉电阻：pullup, pulldown
MOS开关：cmos, nmos, pmos, rcmos, rnmos, rpmos
双向开关：tran,tranif0, tranif1, rtran, rtranif0, rtranif1
注：多输入门、多输出门和三态门构成Verilog-HDL的内置基本门。 2.1.1 多输入门
基金项目:中国863高科技项目(2007AA01Z2b3);国家重点基础研究发展项目(2007CB310701)基于verilog2A数控LC振荡器系统的行为级建模周郭飞,苏厉,金德鹏,葛宁,曾烈光(清华大学电子工程系微波与数字通信国家重点实验室,北京100084)摘要:在全数字锁相环中数控振荡器和由∑Δ调制器所构成的系统是一个规模很大的电路,采用传统的电路级描述难以在现有的EDA工具中仿真。为此提出了一种基于Verilog2A语言的行为级建模方法来对系统进行仿真。详细介绍了数控振荡器系统中各模块的建模方法,并给出了各模块建模的关键代码。仿真结果表明对数控振荡器的行为模型不仅能提高仿真效率还能很好模拟实际系统。该行为模型具有较好的实用性,所得结果可用于指导具体电路的设计。关键词:数控振荡器;∑Δ调制器;全数字锁相环;Verilog2A;关键代码;行为级建模中图分类号:TN402 文献标识码:A 文章编号:10032353X(2009)0420375206BehavioralModelingofDigialControlledLCOscillatorSystemwithVerilog2ALanguageZhouGuofei,SuLi,JinDepeng,GeNing,ZengLieguang(StateKeyLaboratoryonMicrowaveandDigitalCommunication,DepartmentofElectronicEngineering,TsinghuaUniversity,Beijing100084,China)Abstract:Inall2digital2phase2lockedloops(ADPLL),thescaleofthesystemcomposedofdigitallycontrolledoscillator(DCO)andsigma2deltamodulator(SDM)istoobigtobesimulatedintraditionalcircuitlevelwithcurrentEDAtools.Therefore,themethodofbehavioralmodelingoftheDCOsystembasedonVerilog2Awaspresented.Abehavioralmodelingmethodofeachblockinthesystemwasintroduced,andthekeycodesofeachblockmodelingweregiven.Theresultsshowthatthosemodelscanimprovesimulatingefficiencyandsimulatetheactualsystemwell.Therefore,thebehavioralmodelingmethodispracticalandcanbeusedtoguidetherealizationofthesystem.Keywords:DCO;SDM;ADPLL;Verilog2A;keycode;behavioralmodelingEEACC:1205;2570D0 引言锁相环广泛应用于频率综合领域和时钟恢复领域中。近年,随半导体工艺的发展,TI公司的R1B1Staszewski等人[1]提出了一种全数字锁相环结构,在这种锁相环中有的模块甚至可以通过硬件描述语言进行设计并综合出电路。作为一种全新概念的锁相环,它能适应半导体发展对电路低功耗、抗噪声、易集成的要求,很快成为了现在锁相环研究的热点方向。全数控振荡器DCO作为全数字锁相环中的核心模块,不仅包含模拟电路,还包含了大量的数字电路。由于DCO自身调频精度有限,为了提高调频精度而使用基于数字电路的∑Δ调制器SDM,二者组成了一个复杂集模拟电路和数字电路的系统,对这样一个复杂的系统进行性能评估是十分困难的。根据目前的计算水平,电路仿真工具还不能处理这样大规模的电路系统。针对这一问题,本文提出了一种基于Verilog2A语言的建模方法来从系统的角度对DCO进行仿真,以获得必要的参数用于指导具体电路的设计。集成电路设计与开发DesignandDevelopmentofIC
