EDA技术与应用实践学习内容(QuarstusⅡ设计之仿真观察RTL电路练习)

EDA实训总结报告EDA实训总结报告合肥学院学生EDA实训总结报告合肥学院电子系EDA实训总结报告系别电子系专业电子信息工程班级姓名年少轻狂学号指导老师成绩201*年9月8日EDA实训总结报告合肥学院电子系09级电子信息工程,姓名：李金山学号：0905075006摘要：经过两周的EDA实训，我也基本掌握了这个软件的使用方法，也体会到了这款软件的实用性。

我也通过练习，熟练地掌握了一些画图技巧，下面我模仿练习的一款时钟电路，通过绘制及制作时钟电路，通过绘制时钟电路的原理图，制作PCB板，布线等，我也发现了自己的一些不足，有了更深的体会。

一、电路原理图及元器件库设计1.原理图设计电路原理图的设计主要是protel99se的原理图设计系统（AdvancedSchematic）来绘制一张电路原理图。

在这一过程中，要充分利用protel99se所提供的各种原理图绘图工具、各种编辑功能，来实现我们的目的，即得到一张正确、精美的电路原理图。

绘制简单电路原理图过程:首先，构思好零件图，设计好图纸大小，设置合适的图纸大小；然后，设置protel99se/Schematic设计环境；再者，放置零件，并对放置零件的序号、零件封装进行定义和设定等工作；然后，将图纸上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图；然后，根据需要调整电路；再者，创建网络表；最后，加载网络表。

例如如下时钟电路原理图：当然，这还不算完整，然后对已经完成的电路原理图，进行电气规则测试，找出错误原因，并改正。

生成网络表和元器件材料清单。

电气规则测试：分析检查报告内容，修改错误。

时钟电路网络表2.元器件库设计在绘制电路原理图时，难免会遇到元器件库中没有的元器件，这时，我们需要用绘图工具，学会绘制元器件。

我在绘制时钟电路原理图时，也曾遇到过这种情况，所以这就需要我们自己绘制自己所需的元器件图。

如：我们可以根据所需建立一个自己的元器件库，当我们需要时，就可添加进去，直接使用即可。

聲附MU塞农程舉龜Zhengzhou In^lituleof Aeronautical Industry Management《EDA技术及应用》实验报告系部: _________________________指导教师：________________________学号：___________________________姓名：___________________________实验一点亮LED设计一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件Quartusll的使用方法及Verilog HDL的编程方法。

本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。

二、实验内容SmartSOPC实验箱上有8个发光二极管LED1~8，并分别与FPGA的50、53~55、176和47~49引脚相连。

本实验的内容是建立可用于控制LED亮/灭的简单硬件电路，要求点亮SmartSOPC实验箱上的4个发光二极管（LED1、LED3、LED5 和LED7 ）。

三、实验原理FPGA器件同单片机一样，为用户提供了许多灵活独立的输入/输出I/O 口（单元）。

FPGA每个I/O 口可以配置为输入、输出、双向I/O、集电极开路和三态门等各种组态。

作为输出口时，FPGA的I/O 口可以吸收最大为24mA的电流，可以直接驱动发光二极管LED等器件。

所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”就可以实现点亮该发光二级管的功能。

四、实验步骤1、启动Quarters II建立一个空白工程，命名为led_test.qpf。

然后分别建立图形设计文件，命名为led_test.bdf,以及文本编辑文件led1.v，将他们都添加进工程中。

2、对工程进行设计。

在led1.v中输入程序代码，并保存，进行综合编译，若在编译中发现错误，则找出并更正错误，直至编译成功为止。

EDA 设计（Ⅱ）学号：姓名：院系：指导：谭雪琴时间：2011年4月8日目录1.引言 (03)2.正文 (03)2.1.设计要求 (03)2.2.整体电路工作原理 (04)2.3.子模块设计原理与仿真 (04)2.3.1.脉冲发生电路 (04)2.3.2.计时电路 (07)2.3.3.译码显示电路 (10)2.3.4.报时电路 (15)2.3.5.校时、保持以及清零电路 (16)2.3.6.总功能电路连接 (20)2.4.整体电路下载 (21)2.5.扩展闹铃功能设计 (21)2.5.1.闹铃时间设定功能 (21)2.5.2.闹铃显示功能 (22)2.5.3.闹铃响铃功能 (23)2.5.4.闹铃总电路连接 (24)3.结论 (25)4.致谢 (26)5.参考资料 (26)多功能数字钟设计（南京理工大学）摘要：本文详细介绍了多功能数字钟的工作原理及设计过程。

首先利用quartus2软件，采用模块化设计方法，分别设计分频器、模计数器、动态显示电路、清零校时电路和报时电路等功能模块，然后观察仿真波形，确认功能实现后进行封装与调用。

最后将各功能模块整合起来构成整体电路，仿真和调试通过后下载到EDA实验箱，观察实际运行结果。

此外，本文还描述了附加闹铃功能的设计过程，并记述了实验过程中出现的一些问题及解决方案，以及对这次设计的一些经验教训的反思。

关键词：数字钟；校时报时；闹铃；动态显示；消颤；仿真；下载1、引言该数字钟功能丰富、操作简单，可使人们方便的获取时间信息及相关提醒，在实际生活中广泛应用，具有显著的实用价值。

其构成虽较简单，但融合了组合逻辑电路和时序逻辑电路，包括了分频器、计数器、数据选择器、编码器译码器以及锁存器等几乎所有数字逻辑电路的所学内容，是理论联系实际，提高知识技能的绝佳途径。

2、正文2.1 设计要求利用quartus2软件设计一个数字钟，并下载到EDA实验系统中。

要求可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时（当时钟计到59’53”时开始报时，在59’53”, 59’55”,59’57”时报时频率为512HZ,59’59”时报时频率为1KHZ）等功能。

EDA技术与Verilog HDL实验报告学生姓名：樊奇峰学生学号：所在班级：10级电科（2）班实验老师：陈亮亮实验地点地点：理工楼实验一 EDA实验箱使用一．实验目的1．GW48教学实验系统原理与使用介绍2．熟悉QuartusII两种输入方式下编译、仿真简单的组合电路。

二．实验内容首先了解GW48系统使用注意事项以及GW48系统主板结构与使用方法，接着对各实验电路结构图特点与适用范围简述。

最后在QuartusII界面下，用文本输入和图形输入分别验证七选一多路选择器的功能。

三．程序清单文本输入如下所示：module mux71(a,b,c,d,e,f,g,s,y);input a,b,c,d,e,f,g;output y;input [2:0] s;reg y ;always @(a,b,c,d,e,f,g,s)case (s)0: y<=a;1: y<=b;2: y<=c;3: y<=d;4: y<=e;5: y<=f;6: y<=g;default: y<=a;endcaseendmodule图形输入如下所示：四、实验步骤1、新建一个名称为MUX71a的工程，并在该文件夹中新建一个的文件。

2、编译代码，编译成功后进行第三步，若不成功则查改代码中的错误。

3、在工程文件夹中新建一个的波形文件，导入工程端口，设置输入波形，仿真得出输出端口波形。

4、验证输出端口波形是否达到七选一多路选择器的功能。

五、实验数据仿真波形如下图所示。

六、实验小结通过对EDA实验箱使用，了解了GW48教学实验系统原理与使用介绍；熟悉QuartusII两种输入方式下编译、仿真简单的组合电路。

实验二用原理图和VerilogHDL语言设计一位全加器一．实验目的熟悉在QuartusII下用原理图和VerilogHDL语言设计一位全加器。

二．实验内容在QuartusII下用原理图和VerilogHDL语言设计一位全加器，并编译、仿真验证其功能。

实验一利用原理图输入法设计4位全加器一、实验目的：掌握利用原理图输入法设计简单组合电路的方法，掌握MAX+plusII的层次化设计方法。

通过一个4位全加器的设计，熟悉用EDA软件进行电路设计的详细流程。

二、实验原理：一个4位全加器可以由4个一位全加器构成，全加器的进位以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的低位进位输入信号cin相接。

1位全加器f-adder由2个半加器h-adder和一个或门按照下列电路来实现。

半加器h-adder由与门、同或门和非门构成。

四位加法器由4个全加器构成1234三、实验内容：1. 熟悉QuartusII软件界面,掌握利用原理图进行电路模块设计的方法。

QuartusII设计流程见教材第五章:QuartusII应用向导。

2.设计1位全加器原理图（1）生成一个新的图形文件（file->new->graphic editor）（2）按照给定的原理图输入逻辑门(symbol－>enter symbol)（3）根据原理图连接所有逻辑门的端口，并添加输入/输出端口（4）为管脚和节点命名：在管脚上的PIN_NAME处双击鼠标左键，然后输入名字；选中需命名的线，然后输入名字。

（5）创建缺省（Default）符号：在File菜单中选择Create Symbol Files for Current File项，即可创建一个设计的符号，该符号可被高层设计调用。

3.利用层次化原理图方法设计4位全加器（1）生成新的空白原理图，作为4位全加器设计输入（2）利用已经生成的1位全加器的缺省符号作为电路单元，设计4位全加器的原理图.4.新建波形文件（file->new->Other Files->Vector Waveform File），保存后进行仿真（Processing ->Start Simulation），对4位全加器进行时序仿真。

资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载电子电路EDA实训报告地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容电子电路EDA实训报告电气与控制工程自动化1305雷心宇1306050506一、课程设计的目的及任务EDA课程设计是工科院校电类专业学生进行的一次较全面的设计能力训练实践课程。

通过本课程设计重点掌握一种EDA 软件--Multisim软件在模拟电路和数字电路的设计和仿真应用，训练学生综合运用学过的电子电路的基本知识，独立设计比较复杂的电路的能力。

软件平台是NI Multisim，便于开展综合性的设计和实验，有利于培养综合分析能力、开发和创新的能力。

通过课程设计，学生要掌握使用EDA工具设计电路的方法，包括图形设计输入、编译、软件仿真和分析等全过程。

1.培养理论联系实际的设计思想，训练综合运用电子设计自动化和有关先修课程的理论，结合生产实际分析和解决工程实际问题的能力，巩固、加深和扩展有关电子电路设计方面的知识。

2.通过系统学习NI Multisim，利用软件的方法虚拟电子与电工元器件，虚拟电子与电工仪器和仪表，制定设计方案实现原理电路设计、电路功能测试，仿真和分析，达到掌握电子电路分析和设计全过程和实验。

3.进行设计基本技能的训练。

结合所学电工电子理论进行软件电路设计，熟悉和运用设计资料以及使用经验数据、进行经验估算和处理数据的分析和设计能力。

二、课程设计的基本要求通过学习与实践，使学生接触、了解、进而初步掌握先进的电子系统设计技术，学习基于NI Multisim EDA软件的一般方法和设计思想，并培养学生的抽象思维能力和创新意识；提高学生学习应用电子技术课程知识解决实际问题的能力，锻炼学生应用EDA解决小型系统设计的能力。

西华大学实验报告（理工类）开课学院及实验室： 电气与电子信息信息学院 实验时间 ： 年 月 日一、实验目的1．熟习Quartus II 软件的使用；2. 掌握用原理图输入法和硬件描述语言（Verilog HDL ）两种方法来设计逻辑电路；3. 对设计电路作硬件验证；二、实验原理1.用原理图输入法来设计一个半加器电路参照图1-1(P57)来完成一个半加器电路的设计，其中a 、b 为一位的加数与被加数信号，he 、jw 分别为和与进位信号。

存盘仿真后，观察仿真波形，并用硬件验证电路的功能。

图1-1 半加器电路原理图2. Quartus II 软件目前版本已达到10.0以上，但对于初学者来说采用6.0或7.1版本最为适合。

6.0与7.1版本相比更稳定，因此本实验采用Quartus II 6.0，而7.1版本界面与6.0非常相似，学会6.0版本的使用也就学会了7.1版本的使用。

3. Quartus II 软件设计电路流程：（1）新建一个工程：每设计一个电路就必须新建一个工程!所有的设计文件都装在工程目录中，并由软件管理。

（2）设计输入：告诉软件你要设计的电路是什么。

A．原理图设计方法-----用原理图编辑器画出电路图。

B．本文输入-----用文本编辑器采用硬件语言描述电路(电路主流设计方式)。

（3）编译将设计电路的功能与PLD芯片结合，并提取出仿真所需的时序参数。

（4）仿真软件验证电路功能是否实现。

（5）编程、配置与硬件测试用下载电缆完成器件的编程与配置，做硬件测试。

原理图输入法设计半加器电路与描述语言设计3-8译码器区别在于流程的第二步设计输入。

三、实验设备、仪器及材料电脑、EDA软件（Quartus II）、实验箱、下载电缆、连接导线。

四、实验步骤（按照实际操作过程）（一）用原理图输入法完成半加器的设计步骤：1.新建一个工程：(必须完成这一步骤)(1)进入Windows 操作系统，双击Quartus II图标，启动软件。

桂林电子科技大学信息科技学院《EDA技术及应用》实训报告学号1252100301姓名指导教师：覃琴2014年4 月29 日实训题目：数字日历电路1 系统设计1.1 设计要求1.1.1 设计任务（1）用Verilog HDL语言设计出能够在EDA实训仪的I/O设备和PLD芯片实现的数字日历。

（2）数字日历能够显示年、月、日、时、分和秒。

（3）用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20140101），然后在另一时间段内显示时、分、秒（如010101099），两个时间段能自动倒换。

（4）数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时。

（5）体现创新部分1.1.2 性能指标要求1）数字电路能够在一定的时间内显示切换的功能，并且能手动校准年月日和时分秒2）具有复位和进位的功能3）能起到提示的作用，如闹钟或亮彩灯等。

1.2 设计思路及设计框图1.2.1设计思路如图1.2.2所示1） EDA实训箱上的功能有限，可以用到的有8支数码管和12个lED灯。

年、月、日和时、分、秒可以通过数码管显示，年月日和时分秒的切换可以通过拨动开关控制，校正可以通过按键实现。

2）输入的秒脉冲由DEA实训仪上的20MHZ晶振经过分频得到，秒脉冲经过60分频后产生1分钟脉冲信号，在经过60分频后产生1小时的脉冲信号，最后进行24分频，得到1天的脉冲送24进制的 cout输出。

在将两个60分频和一个24分频的输出送到送到数码管的译码器输入端，得到24小时的计时显示结果。

由此得到数字日历的计时器模块。

1.2.2设计框图cout cout秒脉冲图1.2.2数字钟的原理框图2 各个模块程序的设计2.1图1 1HZ秒脉冲的分频模块元件符号2.1输入的秒脉冲由EDA实训仪上的20MHZ晶振经过分频得到,设计一个输出频率为1HZ的秒脉冲。

EDA实验实验报告学号：姓名：彭文勇院系：微电子技术系专业：嵌入式教师：李海2010年12月实验一一位全加器的设计实验地点：第二实验楼405同组人员：孙腾坤一、实验目的通过次实验我们逐步了解、熟悉和掌握FPGA开发软件Quartus II 的使用及Verilog HDL的编程方法。

学习用Verilog HDL语言以不同的方式来描述1位全加器及电路的设计仿真和硬件测试。

二、实验原理和内容本实验的内容是建立一个1位全加器。

具体内容包括：（1）使用Quartus II建立工程、编写程序；（2）进行波形仿真验证；（3）进行硬件测试。

通过SmartSOPC试验箱上的按键KEY1~KEY3输入信号，分别为A、B和cin,并通过LED1~ＬＥＤ３指示相应的状态。

输出Ｓｕｍ和ｃｏｕｔ通过LED7和LED8指示（灯亮表示输入或输出为“1”）。

三、实验步骤（1）启动Quartus II建立一个空白工程，然后命名为full_add。

（2）新建Verilog HDL源文件full_add.v，输入程序代码并保存，然后进行综合编译。

若在编译过程中发现错误，则找出并更正错误，直至编译成功为止，并生成图形符号文件full_add.bdf。

（3）波形仿真验证。

（4）新建图形设计文件命名为full_add.bdf并保存。

微电子技术系（5）选择目标器件并对相应的引脚进行锁定，我们选Altera公司Cyclone系列的EP1C6Q240C8芯片，引脚锁定方法参考实验书后面的附录A引脚分配。

将为使用的引脚设置为三态输入（一定要设置否则可能损坏芯片）。

（6）将full_add.bdf设置为顶层实体。

对该工程文件进行全程便已处理。

若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。

（7）将跳线短接帽调解到JP6的KEY1~KEY3、LED0~ＬＥＤ２、LED6和ＬＥＤ７，使KEY1~KEY3、LED１~ＬＥＤ３、LED７、LED８与芯片对应的引脚相连。

《EDA技术与应用》实训报告学号姓名指导教师：2010 年11 月16 日实训题目：交通灯控制电路的设计1.系统设计1.1 设计要求1.1.1 设计任务用EDA实训仪实现交通灯控制电路设计，用LED显示东西、南北方向红灯、绿灯和黄灯情况，并在数码管上显示倒计时时间，整个控制电路符合实际交通道路控制要求。

1.1.2 技术要求①用EDA实训仪上的2只八段数码管分别显示道路东西和南北通行和禁止的倒计时时间。

②能设置道路东西和南北两侧通行和禁止的倒计时时间，最大设置时间为99秒，最小设置时间为1秒。

③交通灯用红、绿、黄三种发光二极管（LED）显示控制的结果。

④红、绿、黄灯显示的次序应符合实际交通道路控制的要求。

1.2 方案论证1.2.1 总体思路总体设计思路框图：CLK时钟分频模块控制模块倒计时模块LED显示数码管根据交通灯控制要实现的功能，使用设计一个清零键实现清零恢复到初始状态，设计一个使能键实现对交通灯的运行和停止。

一个方向的3种等灯按如下顺序点亮，并往复循环：绿灯——黄灯——红灯。

为了实现黄灯亮时可以闪烁，专门设计控制黄灯的程序。

每种灯亮的时间采用一个减法计数器进行计数，计数器用与执法设计，这样只需改变预置数据就能改变计数器的模。

倒计时用2个数码管分别交替显示数据。

1.2.2 设计方案2．各个模块程序的设计①分频器的设计该模块将2kH z的脉冲信号进行分频，产生１s的方波，作为系统的时钟计时脉冲信号。

②控制电路该模块主要是整个电路控制系统，通过使能端接受信号开始工作，初始化后接受来自数码管输出的反馈进行下一次灯亮，并控制数码管显示倒计时以及对交通灯初始化的控制。

③黄灯闪烁控制电路为了使黄灯实现闪烁功能特将黄灯单独设置一个模块，将情况分为3种，实现东西、南北方向黄灯闪烁和全灭。

④倒计时电路根据控制信号，驱动交通信号以及倒计时数码管的显示以及使能控制。

3．制作与调试过程打开QuartusⅡ软件，对程序编译成功后下载到EDA试验箱。