主存储器和CPU的连接

存储的核心概念存储是计算机系统中的一个重要组成部分，用于存储和管理数据和程序。

它允许计算机在执行指令和处理数据时进行读写操作，并且可以长期保存数据以供以后使用。

存储的核心概念包括存储层次结构、存储器层次、主存储器和辅助存储器。

一、存储层次结构计算机中的存储层次结构是根据存取速度和容量来划分的，它分为多个层次，每个层次都有自己的特点和功能。

存储层次结构从上到下分为：寄存器、高速缓存、主存储器、辅助存储器。

下面我将逐一介绍这些层次。

1. 寄存器：寄存器是存储器层次结构中最接近CPU 的一层，也是最快的一层。

它用于存放CPU 需要立即访问的数据和指令。

寄存器的容量很小，一般只有几十个字节，但是它的读写速度非常快，能够满足CPU 对数据和指令的高速处理需求。

2. 高速缓存：高速缓存是位于CPU 和主存储器之间的一层存储器，作为主存储器和寄存器之间的缓冲区，用于加速CPU 对数据和指令的访问。

高速缓存的容量比寄存器大，但比主存储器小，一般几十到几百个千字节。

它的读写速度比主存储器快，但比寄存器慢。

它通过缓存一部分主存储器中的数据和指令，提高了CPU 对存储器的访问效率。

3. 主存储器：主存储器（也叫内存）是计算机系统中最重要的存储器，用于存放程序和数据。

它的容量比高速缓存大，一般几十到几百个千兆字节。

主存储器的读写速度比高速缓存慢，但比辅助存储器快。

它能够提供给CPU 进行读写操作。

4. 辅助存储器：辅助存储器（也叫外存）是计算机系统中最大的存储器，负责长期保存数据和程序。

它的容量比主存储器大，可以达到几百个千兆字节或者更大。

辅助存储器的读写速度比主存储器慢，但它具有永久存储的特点，即使计算机断电，数据也不会丢失。

以上是存储层次结构中的几个层次，不同层次的存储器在容量、读写速度、价格等方面都有所不同，通过合理地利用这些存储器，可以提高计算机系统的性能和效率。

二、存储器层次存储器层次是指存储器在层次结构中的位置和关系。

虚拟存储器的基本构成虚拟存储器是计算机系统中的一个重要组成部分，它扩展了计算机的存储容量，提高了系统的性能和可用性。

虚拟存储器由主存储器和辅助存储器两部分组成，通过一系列的管理机制，使得程序能够以透明的方式访问较大容量的存储空间。

1. 主存储器主存储器是虚拟存储器的核心组成部分，也是计算机系统中最快的存储器。

它通常由DRAM（动态随机存取存储器）构成，用于存储当前正在执行的程序和数据。

主存储器通过地址总线和数据总线与CPU直接连接，可以快速地读写数据。

虚拟存储器通过将主存储器的地址空间划分为若干固定大小的页面（page）来管理主存储器的使用。

2. 辅助存储器辅助存储器是虚拟存储器的扩展部分，它通常由硬盘、固态硬盘（SSD）等设备构成。

辅助存储器的容量远大于主存储器，用于存储不常用的程序和数据。

辅助存储器的读写速度较慢，但它具有持久性，数据不会因为断电而丢失。

虚拟存储器通过将辅助存储器的地址空间划分为若干固定大小的页面来管理辅助存储器的使用。

3. 页面表页面表是虚拟存储器管理的关键数据结构，用于记录主存储器和辅助存储器之间的映射关系。

每个页面表由多个页表项组成，每个页表项记录了一个页面在主存储器和辅助存储器中的对应位置。

当程序访问一个虚拟地址时，操作系统会通过页面表查找对应的物理地址，并将数据从主存储器或辅助存储器中读取出来。

4. 页面置换算法由于主存储器的容量有限，当主存储器中的页面不足以存放所有正在运行的程序和数据时，就需要使用页面置换算法将部分页面从主存储器中换出到辅助存储器中。

常用的页面置换算法有最佳（OPT）、先进先出（FIFO）、最近未使用（LRU）等。

这些算法根据页面的访问模式和重要性来决定换出哪些页面，以保证系统的性能和可用性。

5. 页面调度算法页面调度算法用于确定哪些页面应该被加载到主存储器中。

常用的页面调度算法有最低频率优先（LFU）、先进先出（FIFO）、最近最久未使用（LRU）等。

Ⅱ)国防科技大学计算机学院     刘   芳 5.2.2存储器与CPU的连接 COMPUTER    P RINCIPLE COMPUTER    P RINCIPLE 5.2.2 存储器与CPU 的连接 总线连接方式  • 地址线的连接  • 数据线的连接  • 控制线的连接 MDR  MAR  CPU  存储器  读 数据总线 地址总线  写 COMPUTER    P RINCIPLE 5.2.2 存储器与CPU 的连接 • CPU地址线数决定了整个主存空间的寻址范围      C PU地址线数>存储芯片地址引脚线  • 通常将CPU地址线的低位和存储芯片地址线相连，高位用作字扩展时的片选信号的译码 总线连接方式 • 地址线的连接 • 数据线的连接 • 控制线的连接 5.2.2 存储器与CPU的连接  总线连接方式 • 地址线的连接  • 数据线的连接  • 控制线的连接  • CPU数据线数决定了一次可读写的最大数据宽度     C PU数据线数>存储芯片数据引脚线 • 通常将CPU数据线连到多个位扩展的芯片中，使扩展后的位数与CPU数据线数相等 COMPUTER    P RINCIPLE COMPUTER    P RINCIPLE 5.2.2 存储器与CPU 的连接 CPU中的访存信号线MREQ用来确定是访问主存还是I/O端口 （MREQ信号为低电平时才选择存储芯片） 总线连接方式 • 地址线的连接 • 数据线的连接 • 控制线的连接  • 若CPU读/写命令线和存储芯片的读/写控制线是一根，且电平信号一致，则可直接相连  • 若CPU读/写命令线分开，则需分别进行连接 COMPUTER    P RINCIPLE 5.2.2 存储器与CPU 的连接 异步方式过程(需握手信号) 读操作 • CPU 送地址到地址线，主存进行地址译码 • CPU 发读命令，然后等待存储器发回“完成”信号 • 主存收到读命令后开始读数，完成后发“完成”信号给CPU • CPU 接收到“完成”信号，从数据线取数  CPU和主存之间的两种通信方式 写操作过程类似 5.2.2 存储器与CPU的连接 CPU和主存之间的两种通信方式 同步方式的特点 • CPU和主存由统一时钟信号控制，无需应答信号 • 主存总是在确定的时间内准备好数据 • CPU送出地址和读命令后，总是在确定的时间取数据  • 存储器芯片必须支持同步方式 COMPUTER    P RINCIPLE 5.2.2 存储器与CPU的连接 存储器芯片和CPU的连接举例 主存空间的划分主存空间包括ROM和RAM区• R OM区用来存放系统程序、标准子程序等，选ROM芯片构造；• R AM区用来存放用户程序，选RAM芯片构造选择存储芯片的类型和数量时，须先确定ROM区和RAM区的地址范围 COMPUTER    P RINCIPLE COMPUTER    P RINCIPLE  5.2.2 存储器与CPU 的连接 存储器芯片和CPU 的连接举例 • 例：设CPU 有16根地址线，8根数据线，并用MREQ 作访存控制信号，用WR 作读/写控制信号；• 现有下列存储芯片：1K ×4位RAM 、4K ×8位RAM 、8K ×8位R A M ，2K ×8位R O M 、4K ×8位R O M 、8K ×8位R O M 及74LS138(3-8译码器)和各种门电路；• 要求主存地址空间满足如下条件：7000H ～77FFH 为系统程序区；  7800H ～7BFFH 为用户程序区；• 试合理选择上述存储芯片，并画出CPU 与存储器的连接图。

20考研·计算机组成原理全程班【知识强化】第一章 计算机系统概述 [1]半导体存储芯片的基本结构□1.1 计算机发展历程 [2]SRAM和DRAM□[1]计算机系统简介□ [3]DRAM的刷新□[2]计算机软硬件的发展□ [4]读写周期□[3]计算机的分类与发展方向□ [5]半导体只读存储器ROM□1.2 计算机系统层次结构 [6]本结小结□[1]计算机的组织结构□ 3.4 主存储器与CPU的连接[2]存储器□ [1]主存模型与CPU的连接□[3]运算器控制器□ [2]主存地址分配□[4]计算机的层次结构□ [3]主存容量拓展□1.3 计算机的性能指标 [4]CPU和主存的连接□[1]计算机的性能指标□ 3.5 双口RAM和多模块存储器[2]第一章总结□ [1]双端口RAM□【知识强化】第二章 数据的表示和运算 [2]多模块存储器□2.1 数制与编码 3.6 高速缓冲存储器[1]进位计数法□ [1]概述□[2]进制转换□ [2]性能分析□[3]BCD码□ [3]cache工作原理□[4]字符□ [4]地址映射①□[5]奇偶校验□ [5]地址映射②□[6]本节总结□ [6]替换算法□2.2 定点数的表示与运算 [7]写策略□[1]定点数的表示□ [8]本节小结□[2]原码□ 3.7 虚拟存储器[3]补码□ [1]虚拟存储器□[4]反码□ [2]第三章总结□[5]移码□【知识强化】第四章 指令系统[6]定点移位□ 4.1 指令格式[7]定点加减和溢出判断□ [1]指令格式□[8]定点乘法□ [2]地址码□[9]定点除法□ [3]扩展操作码□[10]强制类型转换□ [4]数据类型与小结□[11]本节总结□ 4.2 指令寻址方式2.3 浮点数的表示与运算 [1]数据存放□[1]浮点数的表示□ [2]指令寻址□[2]IEEE754标准□ [3]数据寻址□[3]浮点数的加减□ [4]偏移寻址□[4]强制类型转换与运算小结□ [5]堆栈寻址□2.4 算术逻辑单元ALU 4.3 CISC和RISC的基本概念[1]ALU的功能与结构□ [1]CISC和RISC□[2]数电基础知识□ [2]第四章总结□[3]一位全加器□【知识强化】第五章 中央处理器[4]加法器□ 5.1 CPU的功能和基本结构[5]小结□ [1]CPU的功能和基本结构□[6]第二章总结□ [2]运算器的基本结构□【知识强化】第三章 存储系统 [3]控制器的基本结构□3.1 存储器的基本概念 5.2 指令执行过程[1]存储器的分类□ [1]指令周期□[2]存储器的性能指标□ [2]中央处理器2指令周期的数据流□3.2 存储器的层次化结构 [3]指令执行方案□ [1]多级存储系统□ 5.3 数据通路的功能和基本结构3.3 半导体随机存储器 [1]CPU内部单总线方式□[2]单总线例题□[3]专用数据通道□[4]专用数据通道例题□5.4 控制器的功能和工作原理[1]控制器的结构与功能□[2]硬布线□[3]微程序控制器概述□[4]控制存储器□[5]微指令的格式与编码方式□[6]微地址形成方式□[7]微程序控制器的设计□5.5 指令流水线[1]流水线的基本概念与性能指标□[2]影响流水线的因素□[3]流水线的分类□[4]第五章总结□【知识强化】第六章 总线6.1 总线概述[1]总线的基本概念□[2]总线的分类与结构□[3]总线的性能指标□6.2 总线仲裁[1]总线仲裁□6.3 总线操作和定时[1]总线操作与定时□6.4 总线标准[1]总线标准□[2]本章小结□【知识强化】第七章 输入/输出系统7.1 I/O系统基本概念[1]IO系统的基本概念□7.2 外部设备[1]输入/输出设备□[2]外存储器□7.3 I/O接口[1]I/O接口□7.4 I/O方式[1]I/O方式简介□[2]程序查询方式□[3]中断系统□[4]程序中断方式□[5]DMA方式□[6]第七章总结□。