当前位置：文档之家 › 铜互连可靠性分析

铜互连可靠性分析

  • 格式：pdf
  • 大小：272.16 KB
  • 文档页数：5

阶 段 ， 与 ｒ 延 迟 相 比 ， 互 连 引 起 的 Ｊ 延 迟 ＲＣ 占 总 延 迟 的 比 重 越 来 越 大 。
电迁 移特 性 以适 应 集 成 电路 技术 进
ＥＳＤ 模 型 的 模 拟 测 试 结 果 加 以 对 比
大 量 实 例 说 明 ， 当 器 件 的 特 征 长 度
输 八 ／ 出脚 漏 电 （ ｅ ｋ ｇ ） 上拉 保 护 电路 里的 接触 孔 ，Ｐ 结 输 １ａ ａｅ Ｎ 电 源脚 漏 电 （ ｄ Ｉｄ） 上拉 保护 电路 里的 电弧击 穿 电源 脚 漏 电 （ ｄ ）／ Ｉ ｄ 功能 失 效 核心 电路里 的 漏源极 电弧击 穿
的 脉 冲 宽 度 和 很 快 的 上 升 时 间 ， 邻
Ａ ｂｓｔ ｒａｃｔ：Ａｆ ｅｒ ａ ｂｒ ｅｆ ｃｏｍ ｐａｒｓｏｎ ｔ ｉ ｉ ｏｆ ｃｏｐｐｅｒ ａｎｄ ｕｍ ｉ ａｌ ｎｕｍ ｉ ｔ ｃｏｎｎｅｃ ｓ。ｔ ｓ ｔｃｌ ｄｉ ｎ ｅｒ ｔ ｈｉ ａｒ ｉ ｅ ｓｃｕｓｓｅｓ
ｔ ｅ ｉ ｐａ ｔ ｏ ｈｅ ｄｉ ｅ ｅｎ ｅ ｉ ｈ ａ ｅｒ ｏｐ ｉ ｓ ａ ｄ ｉ ｔ ｇｒ ｔｏ ｐ ｏ ｅｓ ｅｌ ｂｉｔ ． ｈ ｍ ｃ ｆ ｔ ｆ ｒ ｃ ｓ ｎ ｔ ｅ ｍ ｔ ｉ ｐｒ ｅｒ ｅ ｎ ｎ ｅ ａ ｉ ｎ ｒ ｃ ｆ ａｌ ｔ ｓ ｏｎ ｒ ｌ ａ ｌｙ ｉ Ｄ ｅｔ ｌ ａｒ ｐｒ ａｉｓ ｅ ｏｖｉ ｄｅｄ ｏｎ ａ ｃｒｔ ｃａｌ ｍ ｅｔ Ｉｚａｔ ｏｎ ｅｌａｂｉｉｙ ｆ Ｉ ｅ ｉｉ ａｌｉ ｉ ｒ ｌ Ｉｔ ａｉｕｒ ｍ ｅｃｈａｎｉ ： ｅＩ ｓｍ ｅｃｔ ｏｍ ｉ ａｔｏｎ． ｒ ｇｒ ｉ
近 键 合 垫 的 Ｈ Ｍ和 ￣ ｌ 电 保 护 电 路 Ｂ Ｉ静 ￣
不 能 作 出快 速 反 应 ， 损 伤 常 发 生 在 第 一 个 输 入 缓 冲 级 ， 表 现 为 多 晶硅 损 伤 或 多 晶 硅 栅 边 缘 下 的 栅 氧 化 层
ห้องสมุดไป่ตู้
３输入 ／ ． 输出脚对输入 ／ 输出脑 输 八 ／ 出 脚漏 电 （ｅ ｋｇ ）上拉 或 下拉 保 护电 路里 的接 触孔 、 Ｎ 输 １ａ ａｅ Ｐ绐
阻 挡层 和覆 盖层 。
●
●
●
●
●
：
：
：
关 键 宇 ：可 靠 性 ； 互 连 ； 电 迁 移 ； 通 孔 ； 阻 挡 层 ； 覆 盖 层
中 图 分 类 号 ：ＴＮ ０ ４ ６
文献 标识 码 ： Ａ
文章编 号 ：０ ３ ０ ０ ２ ０ ） ９ ０２ － ５ １ ０ － １ ７（ ０ ６ ０ － ０ ９ ０
铜 及 低 Ｋ 介 质 互 连体 系 ， 就 成 为 集
表 ４— １人 体 模 趔 和 机 器 模 型 的 对 比
引脚组 合 失 效类型 损伤 ／ 置 位
分 析 。 表 ４—１列 出 了 人 体 模 型 和 机
器 模 型 红 引 脚 组 合 、 失 效 类 型 、 损
伤 位置和 特征 的对 比结果 。
维普资讯
重一 量
量 誊
Ｑ ｕ ｌｙ Ｅｎ ｎｅ ｒｎ ａ ｉ ｇｉ ｅ ｉ ｇ ｔ
论 了铜 互 连 和铝 互 连 对 可靠 性 的 不 同影 响 ， 并 详 细 的 分析 了一 个 关键 的 可 靠性 失 效 机理 ： 电迁 移 （ 括 通 孔 损耗 和 连线 损 耗 ） 最 后 讨 论 了影 响铜 电迁 移 的一 些 工艺 要 素 ， 如 通 孑 、 包 。 Ｌ
ＣＬＣ ｕｍ ｂｅｒ Ｎ４ ６ ｎ ．Ｔ ０
Ｄｏｃ ｕｍ ・－ ｌ Ａ － ｃｏｔ ｔ ・：
Ａｒ ｌ ｅ Ｏ：１ ０３ ０１ ７（ Ｏ ） ・ ２ 一 ５ ｔ ￣ｌ Ｉ ０ － ２Ｏ ６ Ｏ９ ＯＯ ９ Ｏ Ｏ
１． 引言
互 连 就 是 将 同 一 片 内 的 各 个 独 立 的 元 器 件 连 接 成 为 具 有 一 定 功 能 的 电 路 模 块 。 对 互 连 金 属 材 料 ， 首 先 要 求 电 阻 率 要 小 ， 其 次 要 求 易 于 淀 积 和 刻 蚀 ， 还 要 有 好 的 抗
Ｉ ｎｃｌ ｕｄｉ ｖｉ ｄｅｐｌ ｉ ａｎｄ Ｉｎｅ ｄｅｐｌ ｉ ｎｇ ａ ｅｔｏｎ ｉ ｅｔｏｎ． Ｔｈｅ ｆ ｌ ｏｌｏｗ ｉ ｎｇ ｄｉ ｃｕｓｓｉ ｓ ｏｎ ｏｆ ｈｅ ｐｒ ｔ ｏｃｅｓｓ ｍ ｐａｃ ｉ ｔ ｏｎ
ｃｏｐｐｅｒ ｅｌ ｅｃｔ ｏｍ ｉ ａｔｏｎ ｏｃｕｓｅｓ ｒ ｇｒ ｉ ｆ ｏｎ ｔ Ｉｎｅｒ ｈｅ ｉ ，ｃａｐ。ａｎｄ ｖｉ ａ ｅｌ ｅｍ ｅｎｔ ｓ． Ｋ ｅ ｙ ｗ ｏ ｒ ｄ●： Ｒ ｅｌａｂｉ ｔ Ｉ ｌ ｙ：Ｉ ｔ ｃｏｎｎｅｃｔ 一 ｉ ｎ ｅｒ ｓ：Ｅｌ ｅｃｔ ｏｍ ｌ ａｔ ｏｎ：Ｖｉ ｒ ｇｒ ｉ ａ；Ｌｉ ｎｅｒ ；Ｃａｐ
一步发展 的需要 。＾ （ 是长期 以 小于 ０． ｍ，则互 连的信号损失 １ 铝） ３
来 应 用 最 为 广 泛 的 互 连 材 料 ， 但 是 随 着 集 成 电路 的 按 比例 缩 小 ，最 小 特 征 尺 寸 的 断 减 小 ， 深 微 米 和 信 号 延 迟 约 占 总 延 迟 和 损 失 的 ７ ％ 以上 … 。 ５ 采 用 低 电 阻 率 的 互 连 材 料 和 低 介 电常 数 的 介质 材 料 可 以 有 效 的 降 低 互 连 系 统 的 延 迟 时 间 ＲＣ， 所 以
输 八 ／ 出 脚漏 电 （ ｅ ｋ ｇ ） 下 拉保 护 电路 里的 接触 孔 ，Ｐ 结 输 １ａ ａｅ Ｎ １ 输八 ／ ． 输出 脚对 接地 脚 电源脚 漏 电 （ ｄ ） Ｉｄ 下拉 保护 电路 里的 电弧击 穿 ２ 输 八 ／ 出脚 对 电源 脚 输
．
ＣＤ 类 型 静 电 失 效 ， 因 为 很 短 Ｍ

合集下载

3D IC-TSV技术与可靠性研究

3D IC-TSV技术与可靠性研究

3D IC-TSV技术与可靠性研究摘要：对三维（3 Dimension，3D）堆叠集成电路的硅通孔(Through Silicon Via，TSV)互连技术进行了详细的介绍，阐述了TSV的关键技术与工艺，比如对准、键合、晶圆减薄、通孔刻蚀、铜大马士革工艺等。

着重对TSV可靠性分析的重要性、研究现状和热应力分析方面进行了介绍。

以传热分析为例，实现简单TSV模型的热仿真分析和理论计算。

最后介绍了TSV技术市场化动态和未来展望。

关键词： 3D-TSV；通孔；晶圆减薄；键合；热可靠性0 引言随着半导体制作工艺尺寸缩小到深亚微米量级，摩尔定律受到越来越多的挑战。

首先，互连线(尤其是全局互连线)延迟已经远超过门延迟，,这标志着半导体产业已经从“晶体管时代”进入到“互连线时代”。

为此，国际半导体技术路线图组织(ITRS)在 2005 年的技术路线图中提出了“后摩尔定律”的概念。

“后摩尔定律”将发展转向综合创新，而不是耗费巨资追求技术节点的推进。

尤其是基于TSV(Through Silicon Via)互连的三维集成技术，引发了集成电路发展的根本性改变。

三维集成电路(Three-Dimensional Integrated Circuit，3D IC)可以将微机电系统(MEMS)、射频模块(RF module)、内存(Memory)及处理器(Processor)等模块集成在一个系统内[1]，，大大提高了系统的集成度，减小了功耗，提高了性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来研究的热点。

目前3D集成技术主要有如下三种：焊线连接(Wire-Bonding)、单片集成(Monolithic Integration)和TSV技术[2]。

焊线连接是一种直接而经济的集成技术，但仅限于不需要太多层间互连的低功率、低频的集成电路。

单片集成是在同一个衬底上制作多层器件的新技术，它的应用受到工艺温度要求很高和晶体管质量较差等约束。

铜互连CMP碟形缺陷及铜残留的研究

铜互连CMP碟形缺陷及铜残留的研究


马智 勇２ ，
．中芯国际集成电路制造有限 ＢＭ发 明的双大马士革 （ ａ Ｄａ ｓ ｅ ｅ Ｄｕ ｌ ｍａｃ ｎ ）工 ２ 属 电阻增 大引起 的延迟 （ ｌｙ） ＲＣ Ｄｅａ 也不 断恶 Ｉ
化 ，这些都 大大影响 了器 件的性能 。传统 的铝 艺则巧 妙解 决 了这 一问题 。在双 大马 士革工艺
铝 好 （ ＜ ０Ａ／ 理 ；最后缓冲 （ ｕｆ 阶 Ｃｕ ｌ ７ ｂ ｆ）
ＣｕＣ ＭｐＴ艺实现铜 的平坦化
Ｃｍ ． Ａ Ｉ ＜１０ Ａ ／
段（ ｌｔｎ ，３ 去除阻挡 Ｐ ａｅ ３Ｐ ）
Ｃ Ｐ通过Ｐ 去除 阻挡层并实现进一步平坦化 ｕ ＣＭ ３
田１ 铜 双大马士革工艺 ．
维普资讯
Ｐ ＲＯＣＥ ＳＮ ＳＩ
厘 ； 生
Ｆ ＡＣＴ ＵＲＩ ＮＧ
铜互连Ｃ ＭＰ 碟形 缺 陷及铜残 留 的研 究
器 件 的特 征 尺 寸越 来越 小 ，集 成 迁移产 生连线空 洞 ，从而提 高了器件可 靠性 。 越 来 越 高 ，超 大 规 模 集 成 电路 因此 ，采用铜互连 的器件能满足 高频 、高集成 汪辉１ ， ， 大功 率 、大容 量 、使用 寿命长的要求 。但 周华２ Ｕ Ｓ ）中设计 的金属 导线变 细使 度 、 Ｌ Ｉ
式 中ＭＲＲ 代表芯片表面 时问后ｄｓ ｉｇｅ０ｉｎ ｉｈｎ ／ｒ ｓ 开始达到平衡 ， ０ 材料去除率 ， ７ Ｐｅｔｎ ￣ ｒｓ 系 但是当线宽较大 ｌ ￣ ｌ Ｏ ｍ时ｄ ｓ ｉｇ ＿ ｏ ： ｒＯ ｕ Ｌｌ ｉｈ ｎ
数 ，与研 磨液 组成 、抛 光机 随着时 间的延 长而 增大 ，在 相 当长时
图４１不同高低 区域处的铜表面压 力 ．
理 和研 磨垫特 性相关 。Ｐ代 间 内都难 以达 到平衡 。下 面通过 接触
铜缆端接实验报告

铜缆端接实验报告

铜缆端接实验报告1. 引言铜缆是一种常用的电线电缆材料，广泛应用于电力、通信、建筑等领域。

在实际应用中，铜缆的端接技术对于保证电力传输质量和延长使用寿命具有重要意义。

本实验旨在通过铜缆的端接实验，研究不同端接方式对铜缆电性能的影响。

2. 实验目的1. 掌握铜缆的常用端接方式及操作方法；2. 分析不同端接方式对铜缆电性能的影响。

3. 实验原理本实验采用常见的焊接和压接两种铜缆端接方式。

焊接端接方式：通过焊接设备将铜缆末端与连接器焊接，焊接接点经过加热和结合，形成稳固的接触。

压接端接方式：采用压接工具将铜缆末端与连接器压接，通过物理压力将铜缆与连接器内芯件紧密接触，形成电气连接。

4. 实验步骤1. 准备实验所需材料和设备：铜缆、焊接设备、焊锡、电线钳、压接工具、连接器等。

2. 将铜缆两端剥掉绝缘层，留出约2cm裸露铜芯。

3. 对焊接端接方式，先热熔一定量的焊锡，用电线钳将焊锡涂抹在铜芯上，使铜芯表面被焊锡覆盖。

4. 将焊接过的铜缆末端与连接器焊接，用焊接设备加热连接器，达到连接的目的。

5. 对压接端接方式，先将压接工具准备好并调整适当的参数。

6. 将铜缆末端放入连接器内，用压接工具进行压接，使铜缆与连接器内芯件紧密接触。

7. 完成所有端接后，对各组样品进行检查与测量，记录测量结果。

5. 实验结果与分析通过实验观察和测量，得到了不同端接方式下的铜缆电性能数据。

将数据进行统计和比较分析后发现以下规律：1. 焊接端接方式的电阻值较大，电流通过时容易产生热量，对铜缆寿命有一定影响。

2. 压接端接方式的电阻值较小，电流通过时能更好地传导，对铜缆寿命影响较小。

3. 焊接端接方式在连接器与铜缆之间形成的接触面积相对较小，接触不稳定的风险较大。

4. 压接端接方式在连接器与铜缆之间形成的接触面积相对较大，接触稳定性较好。

综上所述，压接端接方式相对于焊接端接方式更适合铜缆端接，能够保证电力传输质量和延长使用寿命。

6. 结论经过实验研究和数据分析，得出以下结论：1. 铜缆的端接方式对电性能有显著影响，压接端接方式相对于焊接端接方式更能保证电力传输质量和延长使用寿命。

铜互连技术

铜互连技术

铜互连技术2008-2-18周江涛、周长聘、严玮俊、沈系蒙、陈龙摘要:在集成电路中采用双镶嵌工艺制备互连线，铜作为互连线的材料具有低电阻率和较好的抗电迁移能力等优点，同时存在新的缺陷模式如沟槽缺陷、气泡缺陷、金属缺失等，目前的工作主要是该工艺的完善。

本文将按如下次序介绍:Cu淀积(用于生长籽晶);铜图形化方法,,铜图形化有三种方法:镶嵌工艺(damascene), 剥离工艺 , 铜刻蚀;抛光(完成互连制备)。

铜互连工艺简介:Cu的互连工艺最早在1997年9月由IBM提出来的，被称为是镶嵌工艺(也称大马士革)。

并应用于制备微处理器、高性能存储器及数字信号处理器等等。

它采用对介电材料的腐蚀来代替对金属的腐蚀来确定连线的线宽和间距。

镶嵌工艺分为单镶嵌和双镶嵌。

它们的区别就是在于穿通孔和本曾的工艺连线是否是同时制备的。

2、铜籽晶层制备经过一系列布线刻槽和穿通孔加工完毕后，是Cu的淀积过程。

由于铜虽然电阻率和电迁移特性优于铝, 但是也有不如铝的方面。

铜对二氧化硅等材料的粘附性很弱,而且在二氧化硅中的扩散系数很大, 所以铜互连线外面需要有一层DBA P (diffuSion barrier and adheSion promoter) , 简称为阻挡层(barrier) , 阻挡层可为氮化硅(Si3N4 )、氮化钛(T iN )、氮化钨(WN )、钽(Ta) 等。

为了能更好地电度上Cu，需要先做上一层薄薄的Cu籽晶层,它对二氧化硅等材料的粘附性却很强，之后再电度Cu。

目前有多种途径来生长种籽层:(溅射法、化学气相淀积法、原子层淀积法)。

A、溅射法制备种籽层:溅射是物理气相淀积的形式之一，具有工艺简单，能够淀积2008-2-18高熔点的金属和原位溅射刻蚀等优点。

因此溅射是目前集成电路工业铜种籽层最主要的制备方法。

由于铜容易与其他材料发生反应，粘附系数高，因此在填充高宽比大的引线孔和沟槽时，往往会先将洞口上方堵塞，从而在引线孔和沟槽中留下孔洞，无法完全填充，这样势必会对器件造成很大影响。