DesignSparkPCB视频学习教程

教程1－DesignSpark 入门1DesignSpark PCB 教程1－DesignSpark 入门访问/zh-hans/pcb ，浏览并下载 DesignSpark PCB ，更多免费资源尽在 ！2DesignSpark PCB 教程1－DesignSpark 入门DesignSpark 简介欢迎使用 DesignSpark PCB 设计系统。

系统构建于集成设计环境之上，提供从捕获原理图到印刷电路板 (PCB) 的设计和布局所需的全部工具。

教程简介读完本教程后，您可以快速熟悉 DesignSpark 可用功能及其设计方法，并且使用在线帮助了解更多详情。

该教程被分为几个逻辑部分，以及典型原理图和 PCB 设计流程。

原理图设计编辑器用于捕获您的逻辑设计和“推动”PCB 设计。

但是 PCB 设计编辑器却可以根据您自己的期望使用或不使用原理图设计均适用。

PCB 设计的一个重要方面是生产专业的制造数据，因而也就是最终的 PCB 成品。

DesignSpark 可以将制造数据直接发送到您的 PCB 供应商，因而其能生产最终的实物 PCB 。

附加帮助有多种形式的帮助可以提供。

使用 DesignSpark 时可随时按键盘上的 <F1> 键获取在线帮助，或者发送电邮/致电 RS Components 获取帮助。

系统要求DesignSpark 可在 Windows 操作系统下运行，但是我们推荐您使用 Windows XP 。

它不可以在 Windows 3.1x 或 Linux 下运行。

推荐使用速度超过 1Ghz 的奔腾处理器和至少 256Mb 的 RAM 。

需要强调的是，DesignSpark 无需高性能硬件便能获取优秀性能，普通的现成电脑足以。

整套产品安装需要至少 100Mb 的硬盘空间。

建议使用滚轮鼠标，进行网络连接以便从 DesignSpark 网站下载产品。

如果已有 CD-ROM 驱动器，便可用其加载产品 CD 。

导入 Eagle 文件2 DesignSpark版权声明此软件和手册的全部或部分版权归 RS Components 所有，未经 RS Components 事先的书面同意，不得对其进行使用、出售、转让、复制或以任何形式、媒体形式全部或部分转载至任何人。

如果您使用该手册进行以上操作，您将承担责任，在该条件下，RS Components 或相关公司对任何类型的损失或损坏负责。

RS Components 不保证软件包在每种硬件软件环境下均可正常运行。

尽管RS Components 已对软件进行了测试并查看了文档，RS Components 并不保证或代表（明示或暗示）与该软件或文档有关质量、性能、适销性或特定用途的适合性。

该软件和文档特许“不予改变”且通过利用对其质量和性能的假设，您获得许可。

在任何情况下，RS Components 都不承担由于使用或无法使用软件或文档造成的直接的、间接的、特殊的、偶然的或后果性的损害，即使曾被告知有造成此类损失的可能性。

RS Components 保留更改、修改、改正和升级软件及出版物的权利，不另行通知且不承担任何责任。

DesignSpark 是 RS Components 的商标，Microsoft、Windows、Windows NT 和 Intellimouse 是 Microsoft Corporation 的注册商标或商标。

Eagle 是 CadSoft 的版权其它所有商标的所有权均归其各自所有者所有。

版权所有 © RS Components. 1997-2011. 保留所有权利。

（如有错漏不在此限）发行日期：2011 年 2 月 23 日第 1期RS Components Ltd国际管理中心牛津商业园北部 8050 号牛津城OX4 2HW英国电话：+44 (0)1865 204000传真：+44 (0)1865 207400DesignSpark 3目录目录 (3)第1.章，转换设计 (4)概述 (4)Eagle 的支持版本 (4)导出设计 (4)将 Eagle 设计导入 DesignSpark (6)设计传输限制 (6)PCB 间距 (6)未完成的线路 (6)第2.章，转换库 (7)Eagle 库结构 (7)导出库 (7)将库导入 DesignSpark (9)导入中间文件以创建原理图 (9)导入中间文件以创建 PCB 脚位图 (12)导入中间文件以创建元件 (15)4 第 1 章 – 转换设计第 1. 章，转换设计概述Eagle 设计（原理图和 PCB）可导入 DesignSpark 中，作为符号、脚位图和元件库。

DSPCB小技巧集锦DSPCB小技巧（1）—封装单位变换DSPCB小技巧（2）—找下一个网络名称的快捷方法DSPCB小技巧（3）—元件编辑界面图小调整-----------------------------2 DSPCB小技巧（4）—关于焊盘---------------------------------------3 DSPCB小技巧（5）—原理图上直接改变器件DSPCB小技巧（6）—焊盘在原理图中的表示方法--------------------------4 DSPCB小技巧（7）—图形线条细化DSPCB小技巧（8）—突出显示某一焊点的连线----------------------------5 DSPCB小技巧（9）—PCB中选重叠中的某个部件DSPCB小技巧（10）—怎么画半圆-------------------------------------6 DSPCB小技巧（11）—两层板拉线出问题--------------------------------8 DSPCB小技巧（12）—库文件转成DS格式的方法DSPCB小技巧（13）—PCB元件换层DSPCB小技巧（14）—修改DSPCB的3D模型---------------------------9 DSPCB小技巧（15）—批量删除红色错误DSPCB小技巧（16）— DSPCB的 ADD Text不支持中文-------------------11 DSPCB小技巧（17）—打开元件坐标----------------------------------12 DSPCB小技巧（18）—精确画线-------------------------------------13 DSPCB小技巧（19）—飞线----------------------------------------14 DSPCB小技巧（20）—元件重新编号的功能-----------------------------15 DSPCB小技巧（21）—怎么把原理图弄成原件？DSPCB小技巧（22）—如何看分层？----------------------------------16Q1) ：怎么将软件中的封装单位换成mm？A：如下图所示，注意，软件默认的封装精度是1，即精确到小数点后一位，如果你的精度要求较高，请注意调整precision。

PADS软件基础知识大汇总（元件封装、Logic原理图、Layout）PADS Logic 窗口介绍1、工具栏中有两个常用的工具栏：① 选择工具栏② 原理图编辑工具栏2、在工具栏最右侧有一个打开/关闭项目浏览器（工作窗口左侧的 Project Explorer）按钮，在项目浏览器中可以浏览和选择① 原理图页② 元器件列表③ 元件类型④ 网络⑤ CAE封装列表⑥ PCB 封装列表PADS 元件类型在将元件添加到原理图之前，它必须是PADS 库中的一个已经存在的元件类型（Part Type）,一个完整的元件类型应该由以下三种元素组成：● 在 PADS Logic 中，被称为逻辑符号或 CAE 封装（CAE Decal）展开剩余94%● PCB 封装（PCB Decal），如 DIP14● 电参数，如管脚号码和门的分配下面是一个 7404 的 PADS 元件类型元件类型名字：7404CAE 封装：INVPCB 封装：DIP14电参数：6 个逻辑门（A 到 F）使用 14 个管脚中的 12 个管脚，另有一个电源和地管脚元件类型可以在 PADS Logic 或 PADS Layout 中建立，CAE 封装仅可以在 PADS Logic 中建立，PCB 封装仅可以在 PADS Layout 中建立。

元件 CAE 封装标识进入 CAE 封装后，会有几个字符标识REF：是一个参考编号，如：U1、U2…PART-TYPE：是一个元件类型，如 RK3399、RK1108…Free Label 1：是显示元件类型的第一个属性Free Label 2：是显示元件类型的第二个属性...管脚 CAE 封装标识PNAME：放在这里指示管脚或功能的名字，如A00、D01或VCCNETNAME：放在这里指示在原理图中显示时的网络名字标记“#E：放在这里指示管脚号码TYP 和SWP：放在这里指示管脚类型（Type Pin）和门交换值（Gate Swap Values）注意：管脚类型、门交换值仅仅显示在 CAE 封装编辑器中，在原理图中不显示PADS 中引脚类型引脚类型一般用于原理图仿真或 DRC 检查中（PADS Logic 中没有DRC 检查功能），例如Open Collection 没有接上拉电阻，DRC 检查就会报错或仿真不正常① Bidirectional 双向引脚，即 GPIO 口，具有输入输出功能② Ground 地③ Load 负载引脚，input，接受信号④ Open Collector 开集电极引脚，三极管集电极没有上拉（未搞懂）⑤ Or-tieable Source 或可连接的源引脚，可以或方式连接在一起的输出信号源（未搞懂）⑥ Power 电源正⑦ Source 信号源引脚，也就是 output，输出引脚⑧ Terminator 信号终端引脚，传输线信号端接（未搞懂）⑨ Tristate 三态信号引脚⑩ undefined 无定义类型PADS 设计常用单位1 mil（密耳）= 0.0254 mm/1mm=40mil1 inch（英寸）= 2.54 cm0402对应的封装为1005(长1mm，宽0.5mm)对 Sheet 进行编辑1、编辑Sheet Border（页边、板边）划线部分使用的是“原理图编辑工具栏”里的“画 2D 线”2、保存编辑后的 sheet 或者其他设计者的 sheet 样式，要全部选中绘图项，合并，保存到库中。

学习pcb绘制的最佳的学习流程1.首先了解PCB的基本知识是学习的第一步。

First, understanding basic knowledge of PCB is the first step in learning.2.在掌握基础知识后，学习PCB绘制的软件操作是至关重要的。

After mastering the basic knowledge, learning the software operation of PCB drawing is crucial.3.从简单的电路开始练习，逐渐增加复杂度。

Practice with simple circuits and gradually increase the complexity.4.了解PCB绘制的常见工具和操作技巧。

Understand the common tools and operation skills of PCB drawing.5.多观看PCB绘制的视频教程，加深印象并学习技巧。

Watch more video tutorials of PCB drawing to deepen the impression and learn skills.6.参加PCB绘制的培训课程，向专业人士学习。

Take part in training courses for PCB drawing and learn from professionals.7.不断练习，提高自己的实际操作能力。

Practice constantly in order to improve practical skills.8.加入PCB绘制的社区，进行交流和学习。

Join PCB drawing communities for communication and learning.9.结合实际项目进行绘制练习，锻炼解决问题的能力。

Practice drawing with actual projects to exercise problem-solving abilities.10.对PCB绘制的原理和规范有深入的理解。

PCB设计基础知识培训教程PCB（Printed Circuit Board，印刷电路板）是电子产品中使用最广泛的一种电路基板，其作用是提供零部件之间的连接和支持。

在进行PCB设计之前，有一些基础知识是需要我们了解的。

一、PCB设计流程1.需求分析：明确设计需求，包括电路功能、性能指标、电气特性等。

2.原理图设计：根据需求设计电路的原理图。

3.元器件选型：根据原理图选择适合的元器件。

4.布局设计：将元器件按照一定规则布置在PCB板面上，确保电路性能的稳定和可靠。

5.布线设计：根据原理图和布局设计将电路进行连线。

6.制作工程图：将布线设计的信息转化为工程图纸，方便制造厂家制作板子。

7.制造生产：将制作好的工程图纸发送给制造厂家制作PCB板。

8.原型制作：将制作好的PCB板安装元器件并进行调试。

9.测试验证：对已制作的PCB板进行功能性、可靠性等测试验证。

10.量产生产：确定原型的性能满足要求后，进行量产生产。

二、PCB设计工具常见的PCB设计软件有：Altium Designer、Protel、PADS、Eagle 等。

通过这些软件，我们可以绘制原理图、进行布局设计，进行电路连线等。

三、电路设计规范1.引脚布局：将引脚相互之间的连接线尽量缩短，减小传输过程中的电阻、电感和电容等效应。

2.层次布局：将不同功能的电路分配到不同的PCB板层上，以达到电磁屏蔽和减少串扰的目的。

3.接地规范：为了保持信号的稳定性和抗干扰能力，需要合理布置接地线路。

4.走线规范：走线尽量直线、平行、堆叠，减少曲线和突变，以减小电磁辐射和串扰。

5.间距规范：根据电气要求和安全要求确定元器件之间的间距，避免发生放电，以及确保可靠的焊接。

四、PCB制造工艺1.物料准备：准备好需要的PCB板材、铜箔、助焊剂、黏膜等。

2.图形生成：通过PCB设计软件将设计好的工程图转化为生产所需的图形文件。

3.胶膜制作：将图形文件制成胶膜，用于制作版图。

Cadence软件教程（二）（Allegro基础教程）仅供内部学习使用PCB Allegro软件启动如左图示，单击PCB Editor，弹出右下图对话框，作图示选择设置。

3Allegro界面4Allegro界面介绍Allegro软件界面除主菜单，功能图标，主窗口外，还有五个子窗口Command，World View，Options，Find，Visibility。

当鼠标靠近功能图标时，会显示英文功能注释。

Options：当前命令参数；Find：操作对象选项；Visibility：可视层开关；7Visibility层开关在Visibility窗口，Views的下拉菜单中有Gerber参数设置，结合Etch，Via，Pin，可快速显示每层数据信息。

GTA，GBA：装配层；（A ssembly）GTL，GP1，GP2，GBL：电气层；GTO，GBO：丝印层；(O verlayer)GTS，GBS：阻焊层；(S oldermask)GTP，GBP：钢网层；(P astemask)GD1：钻孔层；(D rawing)GM1：拼板外形；(M echanical)如：GTO + TOP（All）：TOP层信息。

Views下拉菜单中的view文件是怎么来的？8Display\Color设置层及网络颜色，控制所有层的开关；9由原理图导出网表在ORCAD中打开*.dsn格式原理图（原理图是由电路设计师提供，要求调用标准CIS库设计），依如下图示导出网表，网表默认存放在allegro文件夹中。

10在Allegro中导入网表在成功导出网表后，接下来就是在allegro中导入网表。

打开该*.brd文件，依如下图示操作。

11画PCB外形用线宽为0.1mm的2D Line线在Board Geometry\Outline层绘制。

点图一所示图标，或菜单Add\Line,同时Options作图二示设置，在主窗口点左键绘制（坐标点不好控制），或在Command窗口输入坐标。

正版免费的pcb软件designsparkpcb入门教程06_编辑元件值一款真正免费的pcb设计软件。

系统构建于集成设计环境之上,提供从捕获原理图到印刷电路板(PCB) 的设计和布局所需的全部工具教程6－编辑元件值1一款真正免费的pcb设计软件。

系统构建于集成设计环境之上,提供从捕获原理图到印刷电路板(PCB) 的设计和布局所需的全部工具编辑元件值双击R1 上的值字段(1K)，将显示Properties（属性）对话框中的Component（元件）选项卡。

我们需要使用值表来更改值，因此单击（元件）Values（值）选项卡。

Value（值）字段显示当前为1K 值并且已经突出显示。

只需单击Edit（编辑）按钮或双击标蓝字段编辑所需值。

输入100K。

完成后，单击OK（确定）按钮退出对话框，继续按OK（确定）退出Properties（属性）对话框。

当R1 的值更改为100K，此改变已成功更新此设计。

使用相同的方法（双击值名称），编辑设计图中所有R 和C 元件的值字段（如下所示）：R1 100K 787KC1 100nFR2 100K C2 100nFR3 2K C3 100nFR4 100K C4 100nFR5 2K C5 100nFR6 1K C6 220nFR7 C7 10nF快速提示：如果有几个具有相同值的元件，那么先编辑第一个，然后根据自己所需次数进行复制，而非逐个编辑。

设计当前显示如此：访问/zh-hans/pcb，浏览并下载DesignSpark PCB，更多免费资源尽在！2一款真正免费的pcb设计软件。

系统构建于集成设计环境之上,提供从捕获原理图到印刷电路板(PCB) 的设计和布局所需的全部工具如果误选了整个元件，您仍可以通过单击Properties（属性）对话框上的Component Values（元件值）选项卡编辑值字段。

您也可以使用快捷菜单上的Values（值）选项替代Properties（属性）。

PCB教程一、创建PCB工程的必要步骤1、切换软件语言为中文对于英语不好的人切换为中文是很有必要的，英语还行的人最好也切换为中文，因为软件有很多功能，完全看英文菜单很不容易发现，再就是用中文确实可以提高效率。

按以下步骤就可将菜单换为中文：点确定后退出软件，再打开菜单就是中文了。

2、建立工程按一下图示步骤新建一个工程：软件除了可以画PCB，还有别的功能，我们建立PCB工程就行了。

新建工程后最好保存下工程，好处是后面添加新文件后保存时默认位置是工程文件夹。

很多人都是接着给工程添加新文件然后保存，导致每个文件保存时都要选择位置。

右键单击工程名，在弹出的菜单中选择“保存工程”。

选择保存的位置，并给工程命名，然后点击保存。

3、给工程添加新文件右键单击工程名，选择“给工程添加新的”>“Schematic”，添加新的原理图文件。

同样的方法添加PCB文件，这个是我们最终需要的文件。

点击保存按钮即保存当前文件，在文件窗口的上方有已打开文件的列表，单击即可切换到该文件，然后可以点击保存按钮，对该文件进行保存。

保存的默认路径就是工程文件的位置，一般不用更改，直接给文件命名后点击保存。

到目前为止，就有了一个工程，两个文件，整个设计就是在这两个空白的文件内添加内容。

二、设计原理图要想画一块PCB板，肯定先要有电路原理图，一款产品必须要有满足产品功能的电路图，怎样设计具有特定功能的电路图，这里面需要很多知识与经验，不在本文的讨论范围之内。

这里的设计原理图是指在知道了电路原理的前提下，在这个软件环境下怎样将图绘制出来，这里以STM32核心板为例。

1、绘制原理图基本操作目前的原理图只是一张空白的“纸”，在一张正真的纸上画电路图，我们要知道需要用到的元器件符号，然后画出元器件符号，并把他们连起来。

在这里不需要每次都将元器件的符号画一遍，因为同样的元器件符号是一样的，元器件的符号都存储在“库”里面，要用什么元器件，就从这个“库”里面拿就行了。

目录第一节ispDesignEXPERT 简介第二节ispDesignEXPERT System 的原理图输入第三节设计的编译与仿真第四节ABEL 语言和原理图混合输入第五节ispDesignEXPERT System 中 VHDL 和Verilog 语言的设计方法第六节在系统编程的操作方法第七节ModelSim 的使用方法附录一ispDesignEXPERT System 上机实习题附录二ispDesignEXPERT System 文件后缀及其含义第一节ispDesignEXPERT 简介ispDesignEXPERT 是一套完整的 EDA 软件设计输入可采用原理图硬件描述语言混合输入三种方式能对所设计的数字电子系统进行功能仿真和时序仿真编译器是此软件的核心能进行逻辑优化将逻辑映射到器件中去自动完成布局与布线并生成编程所需要的熔丝图文件软件支持所有 Lattice 公司的ispLSI 和 MACH 器件软件主要特征1输入方式*原理图输入*ABEL-HDL 输入*VHDL 输入*Verilog-HDL 输入2.逻辑模拟*功能模拟*时序模拟3.编译器*结构综合映射自动布局和布线4.支持的器件*含有支持 ispLSI 的宏库及 MACH 的 TTL 库*支持所有 ispLSI MACH 器件第二节 ispDesignExpert System 的原理图输入I.启动 ispDesignExpert System ( 按 Start=>Programs=>LatticeSemiconductor=>ispDesignEXPERT System 菜单)II.创建一个新的设计项目A.选择菜单 FileB.选择 New Project...C.键入项目名 c:＼user＼demo.synD.你可以看到默认的项目名和器件型号: Untitled and ispLSI5384V-125LB388III.项目命名A.用鼠标双击UntitledB.在 Title 文本框中输入“Demo Project”, 并选 OKIV.选择器件A.双击 ispLSI ispLSI5384V-125LB388, 你会看到 Choose Device 对话框( 如下图所示)B.在 Choose Device 窗口中选择 ispLSI1000 项C.按动器件目录中的滚动条直到找到并选中器件 ispLSI 1032E-70LJ84D.揿 OK 按钮选择这个器件V.在设计中增加源文件一个设计项目由一个或多个源文件组成这些源文件可以是原理图文件 (*.sch)ABEL HDL 文件(*.abl) VHDL 设计文件(*.vhd)Verilog HDL 设计文件(*.v)测试向量文件 (*.abv) 或者是文字文件(*.doc, *.wri, *.txt)在以下操作步骤中你要在设计项目中添加一张空白的原理图纸A.从菜单上选择 Source 项B.选择 New...C.在对话框中选择 Schematic ( 原理图)并按 OKD.选择路径: c:＼ user 并输入文件名 demo.schE.确认后揿 OKVI.原理图输入你现在应该进入原理图编辑器在下面的步骤中你将要在原理图中画上几个元件符号并用引线将它们相互连接起来A.从菜单栏选择 Add , 然后选择Symbol你会看到如下图所示的对话框B.选择 GATES.LIB 库然后选择 G_2AND 元件符号C.将鼠标移回到原理图纸上注意此刻 AND 门粘连在你的光标上并随之移动D.单击鼠标左键将符号放置在合适的位置E.再在第一个 AND 门下面放置另外一个 AND 门F.将鼠标移回到元件库的对话框并选择 G_2OR 元件G.将 OR 门放置在两个 AND 门的右边H.现在选择 Add 菜单中的 Wire 项I.单击上面一个 AND 门的输出引脚并开始画引线J.随后每次单击鼠标便可弯折引线 ( 双击便终止连线)K.将引线连到 OR 门的一个输入脚L.重复上述步骤连接下面一个 AND 门VII.添加更多的元件符号和连线A.采用上述步骤从REGS.LIB库中选一个g_d寄存器并从IOPADS.LIB库中选择G_OUTPUT符号B.将它们互相连接实现如下的原理图VIII.完成你的设计在这一节通过为连线命名和标注 I/OMarkers 来完成原理图当要为连线加信号名称时你可以使用 ispDesignEXPERT 的特点同时完成两件事 ----- 同时添加连线和连线的信号名称这是一个很有用的特点可以节省设计时间 I/O Markers 是特殊的元件符号它指明了进入或离开这张原理图的信号名称注意连线不能被悬空(dangling)它们必需连接到 I/O Marker 或逻辑符号上这些标记采用与之相连的连线的名字与 I/O Pad 符号不同将在下面定义属性(Add Attributes) 的步骤中详细解释A.为了完成这个设计选择 Add 菜单中的 Net Name 项B.屏幕底下的状态栏将要提示你输入的连线名输入‘A’并按Enter 键连线名会粘连在鼠标的光标上C.将光标移到最上面的与门输入端并在引线的末连接端( 也即输入脚左端的红色方块)按鼠标左键并向左边拖动鼠标这可以在放置连线名称的同时画出一根输入连线D.输入信号名称现在应该是加注到引线的末端E.重复这一步骤直至加上全部的输入‘B’,’C’,’D’和‘CK’以及输出‘OUT’F.现在 Add 菜单的 I/O Marker 项G.将会出现一个对话框请选择 InputH.将鼠标的光标移至输入连线的末端 ( 位于连线和连线名之间)并单击鼠标的左键这时回出现一个输入 I/O Marker标记里面是连线名I.鼠标移至下一个输入重复上述步骤直至所有的输入都有I/O MarkerJ.现在请在对话框中选择 Output, 然后单击输出连线端加上一个输出 I/O MarkerK.至此原理图就基本完成它应该如下图所示IX.定义 ispLSI 器件的属性 (Attributes)你可以为任何一个元件符号或连线定义属性在这个例子中你可以为输出端口符号添加引脚锁定 LOCK 的属性请注意在ispDesignEXPERT 中引脚的属性实际上是加到 I/O Pad 符号上而不是加到 I/O Marker 上同时也请注意只有当你需要为一个引脚增加属性时才需要 I/O Pad 符号否则你只需要一个 I/O Marker.A.在菜单条上选择 Edit => Attribute => Symbol Attribute 项这时会出现一个 Symbol Attribute Editor 对话框B.单击需要定义属性的输出 I/O Pad.C.对话框里会出现一系列可供选择的属性D.选择 Synario Pin 属性并且把文本框中的‘*’替换成‘4’.E.关闭对话框F.请注意此时数字‘4’出现在 I/O Pad 符号内X.保存以完成的设计从菜单条上选择 File并选 Save 命令再选 Exit 命令第 三 节设 计 的 编 译 与 仿 真I. 建 立 仿 真 测 试 向 量 ( Simulation Test Vectors)A.在 已 选 择 ispLSI1032E-70LJ84 器 件 的 情 况 下 选 择 Source 菜 单 中的 New... 命 令B.在 对 话 框 中 选 择 ABEL Test Vectors 并 按OK C.输 入 文 件 名 demo.abv 作 为 你 的 测 试 向 量 文 件 名D. 按OKE.文 本 编 辑 器 弹 出 后 输 入 下 列 测 试 向 量 文 本F.完 成 后 选 择 File 菜 单 中 的 Save 命 令 以 保 留 你 的 测 试 向 量文 件G.再 次 选 择File 并 选 Exit 命 令H.此 时 你 的 项 目 管 理 器 (Project Navigator) 应 如 下 图 所 示module demo;c,x = .c.,.x.;CK,A,B,C,D,OUT PIN;TEST_VECTORS([CK, A, B, C, D]->[OUT])[ c , 0 , 0 , 0 ,0 ]->[ x ];[ c , 0 , 0 , 1 ,0 ]->[ x ];[ c , 1 , 1 , 0 ,0 ]->[ x ];[ c , 0 , 1 , 0 ,1 ]->[ x ];ENDII.编译原理图与测试向量现在你已为你的设计项目建立起所需的源文件下一步是执行每一个源文件所对应的处理过程选择不同的源文件你可以从项目管理器窗口中观察到该源文件所对应的可执行过程在这一步请你分别编译原理图和测试向量A.在项目管理器左边的项目源文件 ( Sources in Project ) 清单中选择原理图 (demo.sch)B.双击原理图编译 (Compile Schematic) 处理过程这时会出现一个如下的对话框C.编译通过后 Compile Schematic 过程的左边会出现一个绿色的查对记号以表明编译成功编译结果将以逻辑方程的形式表现出来D.然后从源文件清单中选择测试向量源文件 (demo.abv)E.双击测试向量编译 (Compile Test Vectors ) 处理过程这时会出现另一个状态对话框III.设计的仿真ispDesignExpert 开发系统较先前的 ISP Synario 开发系统而言在仿真功能上有了极大的改进它不但可以进行功能仿真(Functional Simulation)而且可以进行时序仿真 (Timing Simulation)在仿真过程中还提供了单步运行断点设置功能IV.一功能仿真A. 在 ispDesignEXPERT System Project Navigator 的主窗口左侧选择测试向量源文件 (demo.abv)双击右侧的 Functional Simulation 功能条将弹出如下图所示的仿真控制窗口 (Simulator ControlPanel)B. 在 Simulator Control Panel 中将根据 (*.abv) 文件中所给出的输入波形进行一步到位的仿真在 Simulator Control Panel 中按 Simulator=>Run, 再按 Tools => Waveform Viewer 菜单将打开波形观察器 Waveform Viewer 如下图所示C. 波形现在都显示在波形观察器的窗口中如下图所示D. 单步仿真选 Simulator Control Panel 窗口中的 Simulator=>Step可对您的设计进行单步仿真 ispDesignEXPERT 系统中仿真器的默认步长为 100ns您可根据需要在按 File=>Setup 菜单所激活的对话框 (Setup Simulator) 中重新设置您所需要的步长按Simulator Control Panel 窗口中的 File=>Reset 菜单可将仿真状态退回至初始状态 (0 时刻 )随后每按一次 Step 仿真器便仿真一个步长下图是按了七次 Step 钮后所显示的波形( 所选步长为 100ns )E. 设置断点 (Breakpoint)在 Simulator Control Panel 窗口中按Signal=>Breakpoints 菜单会显示如下图所示的断点设置控制的 Breakpoint 窗口在该窗口中按 New 按钮开始设置一个新的断点在 Available Signals 栏中单击鼠标选择所需的信号在窗口中间的下拉滚动条中可选择设置断点时该信号的变化要求例如 ->0指该信号变化到 0 状态!=1指该信号处于非 1状态一个断点可以用多个信号所处的状态来作为定义条件这些条件在逻辑上是与的关系最后在 Breakpoints 窗口中, 先选中 ADD再按 Arm 按钮使所设断点生效本例中选择信号 OUT->? 作为断点条件其意义是指断点条件成立的条件为 OUT 信号发生任何变化 ( 变为 01Z 或 X 状态)这样仿真过程中在 0ns,700ns,1000ns 时刻都会遇到断点F. 波形编辑 (Waveform Edit)除了用 *.abv 文件描述信号的激励波形外ispDesignEXPERT 系统还提供了直观的激励波形的图形输入工具 Waveform Editor以下是用 Waveform Editor 编辑激励波形的步骤 ( 仍以设计demo.sch 为例)1. 在 Simulator Cotrol Panel 窗口中按 Tools=>Waveform Editor 菜单进入波形编辑器窗口(Waveform Editing Tool)如下图所示2. 在上述窗口中按 Object=>Edit Mode将弹出如下图所示的波形编辑子窗口3. 在 Waveform Editing Tool 窗口中按 Edit=>New Wave 菜单弹出如下窗口在该窗口中的 Polarity 选项中选择 Input然后在窗口下部的空格中输入信号名A B C D CK每输完一个信号名按一次 Add 钮4. 在完成上述步骤 3 以后 Waveform Editing Tool 窗口中有了A B C D CK 的信号名如下图所示单击窗口左侧的信号名 A开始编辑 A 信号的激励波形单击 0 时刻右端且与 A 信号所处同一水平位置任意一点波形编辑器子窗口中将显示如下信息在 States 栏中选择 Low在 Duration 栏中填入 200ns并按回车键这时在 Waveform Editing Tool 窗口中会显示A 信号在 0-200ns 区间为 0 的波形然后在 Waveform EditingTool 窗口中单击 200ns 右侧区间任一点可在波形编辑器的子窗口中编辑 A 信号的下一个变化重复上述操作过程编辑所有输入信号 A B C D CK 的激励波形并将它存盘为 wave_in.wdl 文件完成后Waveform Editing Tool 窗口如下图所示5. 在 Waveform Editing Tool 菜单中按 File=>Consistency Check 菜单检测激励波形是否存在冲突在该例中错误信息窗口会提示 No Errors Dected6. 至此激励波形已描述完毕剩下的工作是调入该激励文件 (wave_in.wdl) 进行仿真回到 ispEXPERT System Project Navigator 主窗口按Source=>import 菜单调入激励文件 wave_in.wdl在窗口左侧的源程序区选中 Wave_in.wdl 文件双击窗口右侧的Functional Simulation 栏进入功能仿真流程以下的步骤与用 *.abv 描述激励的仿真过程完全一致在此不再赘述二时序仿真 (Timing Simulation)时序仿真的操作步骤与功能仿真基本相似以下简述其操作过程中与功能仿真的不同之处仍以设计 Demo 为例在 ispDesignEXPERT System Project Navigator 主窗口中在左侧源程序区选中 Demo.abv双击右侧的 Timing Simulation 栏进入时序仿真流程由于时序仿真需要与所选器件有关的时间参数因此双击 Timing Simulation 栏后软件会自动对器件进行适配然后打开与功能仿真时间相同的 Simulator Control Panel 窗口时序仿真与功能仿真操作步骤的不同之处在于仿真的参数设置上在时序仿真时打开 Simulator Control Panel 窗口中的 File=>Setup 菜单产生 Setup Simulator 对话框在此对话框中可设置延时参数 (Simulation Delay) 最小延时 (Minimun Delay)典型延时 (Typical Delay)最大延时(Maximun Delay) 和 0 延时 (Zero Delay)最小延时是指器件可能的最小延时时间0 延时指延时时间为 0需要注意的是在 ispDesignExpert 系统中典型延时的时间均设为 0 延时在 Setup Simulator 对话框中仿真模式 (Simulation Mode) 可设置为两种形式惯性延时 (Inertial Mode) 和传输延时 (Transport Mode)将仿真参数设置为最大延时和传输延时状态在Waveform Viewer 窗口中显示的仿真结果如下图所示由图可见与功能仿真不同的是输出信号 OUT 的变化比时钟 CK 的上升沿滞后了 8nsIV. 建立元件符号 (Symbol)ispExpert 工具的一个非常有用的特点是能够迅速地建立起一张原理图的符号通过这一步骤你可以建立一个可供反复调用的逻辑宏元件以便放置在更高一层的原理图纸上下一节将指导你如何调用这里仅教你如何建立元件符号A.双击原理图的资源文件 demo.sch把它打开B.在原理图编辑器中选择 File 菜单C.从下拉菜单中选择 Matching Symbol 命令D.关闭原理图E.至此这张原理图的宏元件符号已经建立完毕并且被加到元件表中你可以在下一节中调用这个元件第四节 ABEL 语言和原理图混合输入这一节你要建立一个简单的 ABEL HDL 语言输入的设计并且将其与上一节中完成的原理图进行合并以层次结构的方式画在顶层的原理图上然后对这个完整的设计进行仿真编译最后适配到 ispLSI 器件中现在我们就开始吧I启动 ispDesignEXPERT System如果你在上一节的练习后退出了 ispDesignEXPERT System点击Start=>Programs=>Lattice Semiconductor=>ispDesignEXPERT System 菜单屏幕上你的项目管理器应该如下图所示I.I I 建立顶层的原理图A.仍旧选择 1032E 器件从菜单条上选 SourceB.选择 New...C.在对话框中选 Schematic并按 OKD.选择路径c:＼ user 然后在文本框中输入文件名 top.sch并按 OKE.现在你就进入了原理图编辑器F.调用上节中创建的元件符号选择 Add 菜单中的 Symbol项这时会出现 Symbol Libraries 对话框选择 Local 的库你会注意到在下部的文本框中有一个叫 demo 的元件符号这就是你在上一节中自行建立的元件符号G.选择 demo 元件符号并放到原理图上的合适位置II.建立内含 ABEL 语言的逻辑元件符号现在你要为 ABEL HDL 设计文件建立一个元件符号只要知道了接口信息你就可以为下一层的设计模块创建一个元件符号而实际的 ABEL 设计文件可以在以后再完成A.在原理图编辑器里选择 ADD 菜单里的 New Block Symbol...命令B.这时候会出现一个对话框提示你输入 ABEL 模块名称及其输入信号名和输出信号名请按照下图所示输入信息C.当你完成信号名的输入揿 Run 按钮就会产生一个元件符号并放在本地元件库中同时元件符号还粘连在光标上随之移动D.把这个符号放在 demo 符号的左边E.单击鼠标右键就会显示 Symbol Libraries 的对话框请注意 abeltop 符号出现在 Local 库中F.关闭对话框你的原理图应该如下图所示III.完成原理图现在请你添加必需的连线连线名称以及 I/O 标记来完成顶层原理图使其看上去如下图所示如果你需要帮助请参考第二节中有关添加连线和符号的指导方法当你画完后请存盘再退出IV.建立 ABEL-HDL 源文件现在你需要建立一个 ABEL 源文件并把它链接到顶层原理图对应的符号上项目管理器使这些步骤简化了A.你当前的管理器应该如下图所示B.请注意 abeltop 左边的红色“?”图标这意味着目前这个源文件还是个未知数因为你还没有建立它同时也请注意源文件框中的层次结构abeltop 和 demo 源文件位于 top 原理图的下面并且偏右这说明它们是 top 原理图的底层源文件这也是 ispDesignEXPERT System 项目管理器另外一个有用的特点C.为了建立所需的源文件请选择 abeltop然后选择 Source菜单中的 New... 命令D.在 New Source 对话框中选择 ABEL-HDL Module 并按 OKE.下一个对话框会问你模块名文件名以及模块的标题为了将源文件与符号相链接模块名必须与符号名一致而文件名没有必要与符号名一致但为了简单你可以给它们取相同的名字按下图所示填写相应的栏目F.按 OK你就进入了 Text Editor而且可以可见ABEL HDL 设计文件的框架已经呈现在你的面前G.输入下列的代码确保你的输入代码位于 TITLE 语句和END 语句之间H.当你完成后选择 File 菜单中的 Save 命令I.退出文本编辑器J.请注意项目管理器中 abeltop 源文件左边的图标已经改变了这就意味着你已经有了一个与此源文件相关的 ABEL文件并且已经建立了正确的链接V.编译 ABEL HDLA.选择 abeltop 源文件B.在处理过程列表中双击 Reduce Logic 过程你会看到项目管理器在执行 Reduce Logic 过程之前先去执行 Compile Logic过程当处理过程结束后你的项目管理器应该如上图所示VII. 仿真你现在可以对整个设计进行仿真为此你需要一个新的测试矢量文件在这个例子中你只需要修改当前的测试矢量文件A.双击 demo.abv 源文件就会出现文本编辑器B.按照下图修改测试矢量文件C.完成后存盘退出D.仍旧选择测试矢量源文件双击 Functional Simulation 过程进行功能仿真E.现进入 Simulation Control Panel 窗口按 Windows=> Waveform Viewer窗口打开波形观测器准备查看仿真结果F.为了看波形你必须在 Simulation Control Panel 窗口中按Debug 钮使 Simulation Control Panel 窗口进入 Debug 模式G.在 Available Signals 栏中选择 CLK, TOPIN1, TOPIN2, TOPIN3 和 TOPOUT信号并且按 Monitor 钮这些信号名都可以在波形观测器中观察到再按 Run 钮进行仿真其结果如下图所示H.在步骤 D 中如双击 Timing Simulation 过程即可进入时序仿真流程以下仿真步骤与功能仿真相同VIII. 把设计适配到 Lattice 器件中现在你已经完成了原理图和 ABEL 语言的混合设计及其仿真剩下的步骤只是将你的设计放入 Lattice ispLSI/pLSI 器件中因为你已经在第一节中选择了器件你可以直接执行下面的步骤:A.在源文件窗口中选择 ispLSI1032E-70LJ84 器件作为编译对象并注意观察对应的处理过程B.双击处理过程 Compile Design这将迫使项目管理器完成对源文件的编译然后连接所有的源文件最后进行逻辑分割布局和布线将设计适配到所选择的 Lattice 器件中C.当这些都完成后你可以双击 ispDesignEXPERT CompilerReport查看一下设计报告和有关统计数据D.祝贺!! 你现在已经完成了设计例子并且掌握了ispDesignEXPERT System 的主要功能IX.层次化操作方法层次化操作是 ispDesignEXPERT 系统项目管理器的重要功能它能够简化层次化设计的操作a) 在项目管理器的源文件窗口中选择最顶层原理图“top.sch”. 此时在项目管理器右边的操作流程清单中必定有Navigation Hierarchy 过程b) 双击 Navigation Hierarchy 过程即会弹出最顶层原理图“top.sch”c) 选择 View 菜单中的 Push/Pop 命令光标就变成十字形状d) 用十字光标单击顶层原理图中的 abeltop 符号即可弹出描述 abeltop 逻辑的文本文件 abeltop.abl此时可以浏览或编辑ABEL HDL 设计文件浏览完毕后用 File 菜单中的 Exit 命令退回顶层原理图e) 用十字光标单击顶层原理图中的 demo 符号即可弹出描述demo 逻辑的底层原理图 demo.sch此时可以浏览或编辑底层原理图f) 若欲编辑底层原理图可以利用 Edit 菜单中的 Schematic 命令进入原理图编辑器编译完毕后用 File 菜单中的 Save 和Exit 命令退出原理图编辑器g) 底层原理图浏览完毕后用十字光标单击图中任意空白处即可退回上一层原理图h) 若某一设计为多层次化结构则可在最高层逐层进入其底层直至最底一层退出时亦可以从最底层逐层退出直至最高一层i) 层次化操作结束后用 File 菜单中的 Exit 命令退回项目管理器注意将 Y1 端口定义成时钟输入端的方法ispLSI 1016 和 ispLSI 2032 两种器件的 Y1 端是功能复用的如果不加任何控制适配软件在编译时将 Y1 默认为是系统复位端口(RESET)若欲将 Y1 端用作时钟输入端必须通过编译器控制参数来进行定义第五节 ispDesignEXPERT 系统中 VHDL 和Verilog 语言的设计方法除了支持原理图和 ABEL-HDL 语言输入外商业版的ispDesignEXPERT 系统中提供了 VHDL 和 Verilog 语言的设计人口用户的VHDL 或 Verilog 设计可以经 ispDesignEXPERT 系统提供的综合器进行编译综合生成 EDIF 格式的网表文件然后可进行逻辑或时序仿真最后进行适配生成可下载的 JEDEC 文件I.VHDL 设计输入的操作步骤A.在 ispDesignEXPERT System Project Navigator 主窗口中按 File=>NewProject 菜单建立一个新的工程文件此时会弹出如下图所示的对话框请注意在该对话框中的 Project Type 栏中必须根据您的设计类型选择相应的工程文件的类型本例中选择 VHDL 类型若是 Verilog 设计输入则选择 VerilogHDL 类型将该工程文件存盘为 demo.synB.在 ispDesignEXPERT System Project Navigator 主窗口中选择Source=>New 菜单在弹出的 New Source 对话框中选择 VHDLModule 类型C.此时软件会产生一个如下图所示的 New VHDL Source 对话框在对话框的各栏中分别填入如上图所示的信息按 OK 钮后进入文本编辑器 - Text Editor 编辑 VHDL 文件D.在 Text Editor 中输入如下的 VHDL 设计并存盘library ieee;use ieee.std_logic_1164.all;entity demo isport ( A, B, C, D, CK:in std_logic;OUTP:out std_logic);end demo;architecture demo_architecture of demo issignal INP: std_logic;beginProcess (INP, CK)beginif (rising_edge(CK)) thenOUTP <= INP;end if;end process;INP <= (A and B) or (C and D);end demo_architecture;此 VHDL 设计所描述的电路与本教材第二节所输入的原理图相同只不过将输出端口 OUT 改名为 OUTP ( 因为OUT 为 VHDL 语言保留字)E.此时在 ispDesignEXPERT System Project Navigator 主窗口左侧的源程序区中demo.vhd 文件被自动调入单击源程序区中的ispLSI1032E-125LT100 栏此时的 ispDesignEXPERT System ProjectNavigator 主窗口如下图所示F.选择菜单 Tools=>Synplicity Synplify Synthesis产生如下窗口选 Add 调入 demo.vhd 然后对 demo.vhd 文件进行编译综合若整个编译综合过程无错误该窗口在综合过程结束时会自动关闭若在此过程中出错双击上述 Synplify 窗口中 Source Files 栏中的 demo.vhd 文件进行修改并存盘然后按RUN 钮重新编译G.在通过 VHDL 综合过程后可对设计进行功能和时序仿真在 ispDesignEXPERT System Project Navigator 主窗口中按 Source=>New 菜单产生并编辑如下的测试向量文件 demo.abvmodule demo;c,x = .c.,.x.;CK,A,B,C,D,OUTP PIN;TEST_VECTORS([CK, A, B, C, D]->[OUTP])[ c , 0 , 0 , 0 , 0 ]->[ x ];[ c , 0 , 0 , 1 , 0 ]->[ x ];[ c , 1 , 1 , 0 , 0 ]->[ x ];[ c , 0 , 1 , 0 , 1 ]->[ x ];ENDH.在 ispDesignEXPERT System Project Navigator 主窗口中选中左侧的demo.abv 文件双击右侧的 Functional Simulation 栏进行功能仿真在 Waveform Viewer 窗口中观测信号 A B C CK D 和OUTP其波形如下图所示I.在 ispDesignEXPERT System Project Navigator 主窗口中选中左侧的demo.abv 文件双击右侧的 Timing Simulation 栏进行时序仿真选择 Maximum Delay在 Waveform Viewer 窗口中观测信号 AB C CK D 和 OUTP其波形如下图所示J.在 ispDesignEXPERT System Project Navigator 主窗口中选中左侧的ispLSI1032E-125LT100 器件双击右侧的 Compile Design 栏进行器件适配该过程结束后会生成用于下载的 JEDEC 文件demo.jedII.Verilog 设计输入的操作步骤Verilog 设计输入的操作步骤与 VHDL 设计输入的操作步骤完全一致在此不再赘述需要注意的是在产生新的工程文件时工程文件的类型必须选择为 Verilog HDL第六节在系统编程的操作方法Lattice ISP 器件的在系统编程能够在多种平台上通过多种方法来实现在此仅介绍在教学与科研中最常用的基于 PC 机 Windows环境的菊花链式的在系统编程方法由于在系统编程的结果是非易失性的故又可将编程称为“烧写”或“烧录”利用 PC »ú Window版的 ISP 菊花链烧写软件对连接在 ISP 菊花链中的单片或多片 ISP 器件进行编程时烧写软件对运行环境的要求为*每个待编程器件的 JEDEC 文件 ( 由前面的设计过程所得)*连接于 PC 机并行口上的 ISP 烧写电缆*Microsoft Win95 或 NT*带有 ISP 接口的目标硬件 ( 如教学实验板电路板或整机)1.在 ispDesignEXPERT System Project Navigator 窗口中的源文件区选中器件名如 ispLSI1032E-70LJ84双击右侧的 ISP Daisy Chain Download栏( 或直接在 WIN95 中按 Start=>Programs=>Lattice Semiconductor=>ispDCD)打开 ISP 菊花链烧写窗口2.建立一个新的结构文件3.检查结构文件4.对菊花链进行编程首先在 Windows 中打开 ISP 菊花链烧写功能ISP 菊花链烧写软件利用结构文件来定义下列信息* 各个 ISP 器件的位置 ( 序号 ) 和型号* 对各个 ISP 器件将要进行的操作 ( 读出写入校验或无操作等 )若 PC 机已经通过在系统编程电缆连接到教学实验板或目标硬件板上那么建立结构文件最简单的方法是利用 Configuration => ScanBoard 命令这一命令执行之后就产生一个包含有菊花链中所有器件的基本结构文件然而此时结构文件中还缺乏关于进行何种操作和写入哪一个 JEDEC 文件的信息注结构文件的后缀为 *.DLD它适用于 DOS 或 Windows 两种环境。

目录目录 (1)第一部分应用电子技术实训教学大纲，要求与实训资源简介 (4)1.1应用电子技术实训教学大纲 (4)1.2实训内容与学时分配 (5)1.3实训安排与考核方式 (6)第二部分Altium Designer10电路设计实训入门 (8)2.1 印制电路板与Protel概述 (8)2.1.1印制电路板设计流程 (8)2.2 原理图设计 (10)2.2.1 原理图设计步骤： (10)2.2.2 原理图设计具体操作流程 (10)2.3 原理图库的建立 (17)2.3.1 原理图库概述 (17)2.3.2 编辑和建立元件库 (17)2.4 创建PCB元器件封装 (23)2.4.1元器件封装概述 (23)2.4.2 创建封装库大体流程 (24)2.4.3 绘制PCB封装库具体步骤和操作 (24)2.5 PCB设计 (33)2.5.1 重要的概念和规则 (33)2.5.2 PCB设计流程 (34)2.5.3详细设计步骤和操作 (34)2.6 实训项目 (40)2.6.1 任务分析 (40)2.6.2 任务实施 (42)第三部分PCB板基础知识、布局原则、布线技巧、设计规则 (71)3.1 PCB板基础知识 (71)3.2 PCB板布局原则 .................................................................................. 错误!未定义书签。

3.3 PCB板布线原则 (73)3.4 Alitum Designer的PCB板布线规则 (74)第四部分自制电路板实训入门 (77)4.1 自制电路板最常用方法及工具介绍 (77)4.2 描绘法自制电路板 (81)4.3感光板法制作电路板(图解说明全过程) ........................................... 错误!未定义书签。

4.4 热转印法制作电路板......................................................................... 错误!未定义书签。

Proteus 7.4 中PCB板制作过程1. 绘制原理图主要完成原理图的绘制，并确保每个元件都带有封装信息。

若没有封装的元件，则可用鼠标右键单击该元件，在弹出的下拉列表中选择“编辑属性”项，则弹出属性编辑对话框。

在“使用文本方式编辑所有属性”栏前面的方框中打上勾，即可显示该元件的所有属性，然后在上面的文本编辑窗口中加入“{ PACKAGE=DILO8 } ”即可为该元件添加封装。

如下图所示：2．电器规则检查选择菜单栏中的 Tools(工具)—》Electrical Rule Check(电器规则检查)，弹出如下图所示的窗口，如果没有错误则最后一行显示“ ERC errors fuond . ”。

3. 生成网络表选择菜单栏中的 Tools(工具)—》Netlist Complier (编译网络表)，弹出如下图所示的窗口，按需要设置好后，单击确定即可生成如下图所示的网络表。

4. 装入网络表及元件封装到PCB编辑软件（即ARES中）它是原理图设计系统与印制电路板设计系统的接口，选择菜单栏中的 Tools(工具)—》Netlist toARES(导出网络表到ARES) 或点击菜单栏中的图标即可将网络表导入到ARES软件中。

在此过程中如果有没有封装的元件，就会弹出为元件选择封装的对话框，为元件指定封装后就可以进入PCB编辑软件了。

5. 系统参数设置1）、设置默认规则：选择菜单栏中的 System（系统）--》（设置默认规则），设置好弹出的对话框即可。

如下图所示：2）、设置电路板层数：选择菜单栏中的 System（系统）--》Set Layer Usage（设置使用板层），它包括14个内部层（用Inner 1~14表示），4个机械层（用Mech 1~4表示）。

若设计的为双面板或单面板则不需要勾选内部层，而机械层可以勾选一个。

其它的不变，然后单击“OK”退出。

如下图所示：3）、设置板层对选择菜单栏中的 System（系统）--》Set Layer Pairs(设置板层对)，该功能可将两个板层定义为一对，在设计时可以用空格键来切换到与之对应的层上，一般不用设置。

MENTOR软件操作教程目录一、Mentor设计界面和环境 (2)1、打开MEMTOR及界面介绍： (2)2、常用菜单介绍： (3)3、 Expedition PCB项目设置： (5)二、PCB的前处理。

(12)1、软件的打开 (12)2、导入DXF。

(12)3、点击菜单栏File---Import进入下面的菜单； (12)4、工程文件（原理图）、库文件、网表的导入。

(12)5、板框的制作和层数的定义。

(13)6、过孔的制作。

(15)7、定位孔的制作 (17)8、Mark点的制作。

(19)一、Mentor设计界面和环境1、打开MEMTOR及界面介绍：打开图标，进入下面的界面；单机操作时，选第一个操作，其余全不选，多人协作勾选选项，其余全不选。

点击OK进入软件。

2、常用菜单介绍：①File②Edit③View ●Undo---撤销上一步操作。

●Redo---重复上步操作。

●Copy Bitmap to Clipboard---将选中对象复制到剪切板。

或者用笔画命令●Select All---全选（Ctrl+A）.●Add to Select Set---对选中的对象执行其子选项中的操作，如锁定等。

●Find---查找。

如查找器件、网络等。

●Review---检查设计状态、冲突、最小距离、焊盘等。

●Place---摆放如图中子选项中的对象。

●Fix/Semi Fix/Unfix---固定选中的对象/半固定选中的对象/解除固定。

●Lock/Unlock---锁定选中的对象/解除锁定。

●Highlight/Unhighlight/Unhighlight All---高亮选中的对象/解除选中对象的高亮/去除全部高亮。

●Delete/Delete all Traces and Vias---删除选定对象/删除所有连线和过孔。

④Setup⑤Place⑥Planes●Display Contral---显示控制。

PCB分割及铺铜⽅法及技巧⼤全⼀ POWER PCB的图层与PROTEL的异同PROTEL上⼿容易的特点，很多朋友都是先学的PROTEL后学的POWER，当然也有很多是直接学习的POWER，还有的是两个软件⼀起⽤。

由于这两个软件在图层设置⽅⾯有些差异，初学者很容易发⽣混淆，所以先把它们放在⼀起⽐较⼀下。

直接学习POWER的也可以看看，以便有⼀个参照。

⾸先看看内层的分类结构图＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝软件名属性层名⽤途－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－PROTEL: 正⽚ MIDLAYER 纯线路层MIDLAYER 混合电⽓层（包含线路，⼤铜⽪）负⽚ INTERNAL 纯负⽚（⽆分割，如GND）INTERNAL 带内层分割（最常见的多电源情况）－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－POWER : 正⽚ NO PLANE 纯线路层NO PLANE 混合电⽓层（⽤铺铜的⽅法 COPPER POUR）SPLIT/MIXED 混合电⽓层（内层分割层法 PLACE AREA）负⽚ CAM PLANE 纯负⽚（⽆分割，如GND）＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝从上图可以看出，POWER与PROTEL的电⽓图层都可分为正负⽚两种属性，但是这两种图层属性中包含的图层类型却不相同。

1.PROTEL只有两种图层类型，分别对应正负⽚属性。

⽽POWER则不同，POWER中的正⽚分为两种类型，NO PLANE和SPLIT/MIXED2.PROTEL中的负⽚可以使⽤内电层分割，⽽POWER的负⽚只能是纯负⽚（不能应⽤内电层分割，这⼀点不如PROTEL）。

内层分割必须使⽤正⽚来做。

⽤SPLIT/MIXED层,也可⽤普通的正⽚(NO PLANE)＋铺铜。

也就是说，在POWER PCB中，不管⽤于电源的内层分割还是混合电⽓层，都要⽤正⽚来做，⽽普通的正⽚（NO PLANE)与专⽤混合电⽓层（SPLIT/MIXED）的唯⼀区别就是铺铜的⽅式不⼀样！负⽚只能是单⼀的负⽚。