Xilinx的FPGA和CPLD烧写步骤Xilinx ISE10.1

FPGA烧写的方式和具体过程分析做了三年四个项目最近才第一次需要深入的搞一下FPGA 烧写。

在这里简单总结一下FPGA烧写的具体过程和玩的花样大家常用的办法对于大部分人来说，至少入门时会用到的烧写方式就两种：① 通过JTAG直接将bitsteam 烧录到FPGA。

断电后信息丢失。

这种方式多用于发开调试阶段，板子一直连着电脑。

通过ISE 或者 Vivado （2020年开始估计还有Vitis）使用JTAG接口烧录。

② 在设计release以后，到产品上一般都是把配置文件通过IDE工具保存存在Nor Flash里。

上电后自动编程FPGA。

较为进阶的一种方法通常情况下这两种方式也就可以满足大部分需求了。

开发调试直接JTAG。

产品出货前，配置文件通过JTAG接口，用VIVADO或者SDK等工具烧进Flash。

之后把接口封起来。

产品需要更新的时候，派技术支持去，重新打开接口，插上JTAG，把新的配置文件烧入Flash。

但是这次项目是个小型手持测量设备，JTAG接口只有在设备拆散状态下通过扩展板才能使用。

组装好后FPGA只能通过Flash来编程。

由于是个精密仪器，每次拆开再组装，整个设备都需要重新校准，非常费事费力。

组装后更新Flash里面的配置文件只能用别的办法了。

这种情况下常用的方法是通过一个和外界有通信能力的微控制器将image发送给FPGA，再由FPGA写入Flash。

这种remote update Xilinx提供了一种解决方案，相对应的ApplicaTIon Note 是：QuickBoot Method for FPGA DesignRemote Update （文档号码XAPP1081）采用这种方案的前提是理解FPGA通过Flash配置的细节，所以以7系FPGA为例先需要看一下这个文档：7 Series FPGAsConfiguraTIon （UG470）主要是看第五章：Chapter 5 ConfiguraTIon DetailsXilinx 远程烧录FPGA方法远程烧录一般是为了设备出厂以后还需对FPGA进行更新或者升级。

ISE 10.1Steps1 new project (1)2 new source (3)3 run behavior simulation (5)4 ChipScope (7)5 Constraints (12)6 synthesize your design (13)7 implement your design (13)8 Generate Programming File (13)9Analyze Design Using Chipscope (13)1 new project1. 双击桌面Xilinx ISE10.1 快捷方式打开ISE 工程管理器（Project Navigator）。

2. 打开 Project Navigator 后，选择File → New Project ，弹出新建工程对话框，填写工程名字，工程存放发热位置。

注意，不要填写含有中文的名字，以免发生错误。

3.点击 Next 按钮，弹出器件特性对话框。

Device Family选择“Virtex2P”，Device选“XC2VP30 ，Package选择ff896，Speed选 -7”，其他选择如下图所示。

其中这些选择由按FPGA开发板的型号来决定的。

然后点击NEXT，继续单击Next 按钮，然后单击Finish按钮完成对工程的建立和基本设置。

2 new source1在工程的Source for下在的空白处单击右键选择New Source菜单2然后在弹出的对话框中选择Verilog Module，并且在右边的File name中输入你的模块名称，然后单击Next按钮。

2.这是一个设置输入输出端口的对话框，可以设置，也可以不设置。

一般选择不设置，直接点击NEXT，最后单击Finish按钮完成成对Verilog Module模块资源的添加。

3.双击Source for下面的.v文件（本实验双击counter.v）进入源代码编辑框中，并在里面编写Verilog源程序，然后点击保存按钮。

ISE10.1 安装使用说明（FOR XP）打开安装文件夹双击setup.exe.出现欢迎界面：
点击Next。

出现如下界面
选择安装文件夹内的序列号文本文档复制序列号到该界面ID框内。

点击next。

进入选择安装产品界面，按默认的选择直接点击next即可。

进入如下界面，在I accept……该栏打钩（如图），点击next。

继续打钩点击next进入安装路径选择界面：
选择您想要安装到的路径，以及开始菜单的名称。

然后点击next。

一直点击next（中间过程默认选择即可）直到出现以下界面：
点击Install，等待安装，安装过程中尽量不要做其他操作，以防电脑
死机造成安装失败。

安装大约十分钟左右会出现如下窗口
选择choose later 继续安装，稍带出现如下
点击next安装winpcap插件，一路点击next直到出现如下界面
点击I agree 继续安装中间过程可能会出现防火墙报警，选择允许一直到安装完成。

出现升级界面
选择cancel，安装完成。

ISE 10.1Steps1 new project (1)2 new source (3)3 run behavior simulation (5)4 ChipScope (7)5 Constraints (12)6 synthesize your design (13)7 implement your design (13)8 Generate Programming File (13)9Analyze Design Using Chipscope (13)1 new project1. 双击桌面Xilinx ISE10.1 快捷方式打开ISE 工程管理器（Project Navigator）。

2. 打开 Project Navigator 后，选择File → New Project ，弹出新建工程对话框，填写工程名字，工程存放发热位置。

注意，不要填写含有中文的名字，以免发生错误。

3.点击 Next 按钮，弹出器件特性对话框。

Device Family选择“Virtex2P”，Device选“XC2VP30 ，Package选择ff896，Speed选 -7”，其他选择如下图所示。

其中这些选择由按FPGA开发板的型号来决定的。

然后点击NEXT，继续单击Next 按钮，然后单击Finish按钮完成对工程的建立和基本设置。

2 new source1在工程的Source for下在的空白处单击右键选择New Source菜单2然后在弹出的对话框中选择Verilog Module，并且在右边的File name中输入你的模块名称，然后单击Next按钮。

2.这是一个设置输入输出端口的对话框，可以设置，也可以不设置。

一般选择不设置，直接点击NEXT，最后单击Finish按钮完成成对Verilog Module模块资源的添加。

3.双击Source for下面的.v文件（本实验双击counter.v）进入源代码编辑框中，并在里面编写Verilog源程序，然后点击保存按钮。

F P
G A程序下载方法
(1)设备上电；
(2)双击IMPACT，打开下载软件，界面如图1.1所示。

图1.1IMPACT界面
(3)选择“Loadmostresentproject”，单击“Browse”,选择解压目录里的“FPGA.ipf”,
如图1.2所示。

图1.2路径选择界面
单击“打开”，在弹出的窗口中双击左边的PROMFileFormater,如图1.3所示。

图1.3IMPACT选择窗口界面
在弹出的窗口选择XilinxPROM文件格式选择mcs,PROMFilename为：test.mcs.选择好保存路径进行下一步，如图1.4所示。

图1.4文件选择窗口
点击下一步，选择PROM（bits）,选择XC3S1000,点击Add，Finish，会有一个选择bit文件的窗口，选择一个已经编好的EDK或者ISE工程生成的.bit文件，OK后提示是否加入其它器件，选择NO，然后双击窗口右边的GenerateFile，生成.mcs文件，如图1.5所示。

图1.5PROMFileFormater窗口
双击BoundaryScan，在空白处，点击鼠标右键，选择Initializechain，弹出的第一个窗口选择Bypass,第二个选择刚才生成的.mcs文件，第三个也选择Bypass，然后选中间那个模块，点击窗口左下角的program，如图1.6所示。

弹出窗口选中OK就可以了，烧写完后会看到，ProgramSuccessful提示，程序下载完成。

图1.6BoundaryScan选择窗口。

CZC100上电测试过程详解
一、准备工具
5V恒压源
直流万用表
二、过程
三、先按测试报告要求测试是否存在短路
连接恒压源到电源接口处，板子为双电源结构，正负极性如图所示
正负极性图
连接时注意不要短路，测试只要接一个电源即可，实际工作中，如果任意一个接口断路则另一个接口的红灯亮。

如下图连接方式：
我接的右边的接口，左面的pwr2 led灯亮了，如下：
按测试报告要求对元器件进行短路以及电压测试，下图给出部分待测元器件的位置以及测量值范围
根据要求完成测试，做好记录，关闭电源。

使用Vivado制作FPGA的简要流程一、在Windows下安装Xilinx Vivado Design Suite：1.1.Xilinx Vivado Design Suite安装文件，解压后得到安装目录：1.2.运行xsetup.exe文件，进入安装程序。

如果提示要更新就直接点continue关掉。

1.3.选一些根本看都不会看的I agree.1.4.选第二个或者第三个应该都可以。

我感觉第三个看起来更加高大上一点，我就选了第三个：1.5.直接点next：1.6.选择路径，稍等片刻就能安装完成：1.7.安装完成后，在开始菜单找到Xilinx Design Tools\Vivado2014.3文件夹，打开Manage Xilinx Licenses：1.8.打开后选择左边的load license选项卡：1.9.点击copy license，选中刚才安装目录中的crack文件夹中的license.lic：1.10.至此Windows下的Xilinx Vivado Design Suite已经全部安装完成。

二、在服务器中使用Vivado生成bit文件：2.0.由于综合和布局布线需要较好的硬件资源，所以本次流程中综合和布局布线在linux环境的服务器中完成。

在linux环境中运行vivado请确保正确安装JVM，在Windows环境下图形界面流程完全一致。

2.1.在服务器上正确安装JVM后执行以下指令：2.2.执行“Vivado&”打开Vivado。

注意Vivado会在你执行这条命令的目录下生成一些log 信息，所以最好新建一个目录再打开Vivado：2.3.点击Create New Project建立新的项目，在弹出的对话框中点Next：2.4.输入项目名称，然后再点击Next：2.5.选择项目类型，因为我们要从RTL代码开始综合，因此选择RTL Project。

下面的Do not specify source at this time的勾也可以打上。

CPLD烧写步骤
一、前期准备：
1、要烧写的CPLD程序
2、电脑以及相关软件以及下载器驱动(默认自动安装)。

3、下载工具以及连接线
二、连线方式：通过连接线连接下载器和J2接口，连接的时候注意1口对1口连接，连接错误将导致无法下载。

左图中三角号对应的是1脚，连接图示下载器1脚，另一端连接P3的1脚，下载器另一端连接到笔记本的usb接口上。

下载线以及下载器
接口示意图
下面是连接后的示意图
连接示意图
三、下载方法
连好线后，打开XILINX工具软件，默认在开始-所有程序菜单里，如下图
xilinx打开路径图
点击文件-新建工程
然后会弹出一个对话框，这时候点yes，然后点ok。

下面添加烧写的程序，在空白处右击，选择如图示
然后选择要烧写的jed程序
选择后，在添加的程序上右击，选择programmer进行烧写。

等待提示success。

如果failed请检查连线是否松动尝试重复烧写几次。

fpga程序烧录流程FPGA程序烧录流程一、概述FPGA（Field Programmable Gate Array）是一种可编程逻辑设备，通过烧录程序来实现不同的功能。

FPGA程序烧录是将设计好的逻辑电路程序加载到FPGA芯片中的过程，本文将详细介绍FPGA程序烧录的流程。

二、准备工作在进行FPGA程序烧录之前，我们需要进行一些准备工作：1. 确定烧录的目标FPGA芯片型号：不同的芯片可能有不同的烧录方式和工具。

2. 获取烧录工具：根据芯片型号和厂商提供的信息，下载并安装相应的烧录工具。

3. 编写FPGA程序：使用HDL（硬件描述语言）或者图形化编程软件，编写FPGA的逻辑电路程序。

三、连接硬件在进行烧录之前，需要将目标FPGA芯片与烧录设备连接起来：1. 将FPGA芯片插入烧录设备的插槽中，确保芯片插入正确并稳固。

2. 连接烧录设备与主机：使用USB或者其他接口将烧录设备与主机连接起来。

四、软件设置在进行烧录之前，需要进行一些软件设置：1. 打开烧录工具：根据厂商提供的信息，打开相应的烧录工具软件。

2. 选择目标FPGA芯片：在烧录工具中，选择目标FPGA芯片型号，确保与实际芯片型号匹配。

3. 导入FPGA程序：在烧录工具中，选择要烧录的FPGA程序文件，并导入到烧录工具中。

五、烧录操作进行软件设置后，即可进行烧录操作：1. 连接到目标FPGA芯片：在烧录工具中，选择连接方式，将烧录设备与目标FPGA芯片建立连接。

2. 擦除目标FPGA芯片：在烧录工具中，选择擦除操作，将目标FPGA芯片中原有的程序擦除。

3. 烧录FPGA程序：在烧录工具中，选择烧录操作，将导入的FPGA程序烧录到目标FPGA芯片中。

4. 烧录验证：在烧录完成后，烧录工具会进行烧录验证，确保程序正确烧录到目标FPGA芯片中。

5. 断开连接：烧录完成后，可以选择断开烧录设备与目标FPGA芯片的连接。

六、烧录结果验证在烧录完成后，我们需要对烧录结果进行验证：1. 功能验证：使用适当的测试方法，验证烧录到FPGA芯片中的程序是否能够实现预期的功能。

Step1 学习下载配置Xilinx 之FPGA配合Mars-EDA 的Spartan2 核心板，用图文方式向大家详细讲述如何下载配置Xilinx 的FPGA。

FPGA 下载模式说明S1 为 FPGA 下载模式选择跳线，M0,M1,M2 默认状态为通过 4.7K 电阻上拉到 3.3V，当用跳线帽短接 S1 的PIN3 和PIN6 将置 M0 为0，同理，短接 PIN2 和PIN5,PIN3 和PIN4 将置 M1,M2 为0。

M0,M1,M2 的电平和 FPGA 下载之间的关系参见下图：（Boundary-scan mode）是调试最常用的 JTAG 模式。

当采用板载 PROM 时，采用的跳线模式是 Master Serial Mode –短路 PIN1 和PIN6,PIN2 和PIN5J2 为Slave Serial Mode 的接口。

下载模式跳线 S1 短接PIN1 和PIN6,PIN2 和PIN5 即可。

J3 为 JTAG Mode 的接口。

下载模式跳线短接 PIN1 和 PIN6 即可。

S2 跳线说明1.通过 JTAG 方式烧录 FPGA：短接 PIN1 和PIN3。

2.通过 JTAG 方式烧录 PROM：短接 PIN3 和PIN5,PIN2 和PIN4.3.通过菊花链下载 FPGA 和烧录 PROM：短接 PIN3 和PIN5,PIN4 和PIN6.下面我们利用 Spartan2 核心板介绍一下通过 JTAG 菊花链方式下载 FPGA 和烧录 PROM. 硬件跳线选择：1.跳线 S1: 此时要求 M0 M1 M2 = 100, 设置 FPGA 的下载方式为 Boundary-scan mode, 此时将 M1 和M2 的跳线安上。

跳线 S2 : 通过菊花链下载 FPGA 和烧录 PROM：短接 PIN3 和 PIN5,PIN4 和 PIN6.2.将 Xilinx 下载线和核心板上 JTAG mode 接口 J3 相连，连接到计算机并口。

FPGA烧写步骤简介FPGA（现场可编程门阵列）是一种可编程逻辑设备，通常用于实现各种数字电路和系统。

在FPGA烧写过程中，需要按照一定的步骤进行操作。

下面是一份FPGA 烧写的步骤：1.准备开发板和FPGA芯片首先需要准备一个开发板和一块FPGA芯片。

开发板通常包括FPGA芯片、电源电路、晶振、复位电路等，而FPGA芯片则需要根据具体的设计需求选择合适的型号。

2.安装开发环境在烧写FPGA之前，需要安装相应的开发环境，例如Quartus或Vivado等。

这些开发环境通常包括编译器、仿真器、调试器等工具，可以帮助用户完成FPGA设计、编译、仿真和调试等任务。

3.设计FPGA电路使用硬件描述语言（如Verilog或VHDL）设计FPGA电路。

在设计过程中，需要考虑电路的功能、性能和可扩展性等因素。

4.编译设计文件将设计文件编译成二进制文件，以便烧写到FPGA芯片中。

在编译过程中，需要对设计文件进行优化，以提高FPGA的性能和可扩展性。

5.烧写二进制文件到FPGA芯片使用烧写器将编译后的二进制文件烧写到FPGA芯片中。

在烧写过程中，需要注意FPGA芯片的配置方式和烧写速度等因素。

6.验证FPGA电路功能通过仿真器或调试器验证FPGA电路的功能是否正确。

如果发现问题，需要及时进行修改和调试。

7.上板测试将烧写好的FPGA芯片安装到开发板上进行测试。

测试时需要注意电源、信号质量等因素，以确保FPGA芯片能够正常工作。

以上是FPGA烧写的步骤，具体操作可能会因不同的开发环境和FPGA芯片型号而有所不同。

在进行FPGA烧写时，需要注意安全操作，避免因操作不当导致设备损坏或数据丢失等问题。

FPGA烧写程序⽐如说Altera FPGA，对于⼤部分芯⽚都可以同时采⽤2种编程⽅法，即AS+配置芯⽚⽅式以及JTAG⽅式，下载电缆都可以通⽤，⽐如ByteBlasterII；⽤AS+配置芯⽚⽅式，就是可以将程序下载到配置芯⽚中，配置芯⽚（如EPCS系列）就是⼀块EPROM，它可以在每次系统上电的时候，都⾃动将程序烧写到FPGA中，这样⼀来FPGA就⽤不着每次上电都重新烧写了，跟使⽤CPLD时是⼀样的。

这种⽅式下采⽤的下载⽂件时POF⽂件。

⽤JTAG⽅式的话，就是直接将程序下载到FPGA中，由于FPGA中是基于SRAM结构的，所以每次断电之后程序就没有了，所以必须每次上电都重新下载。

⽤JTAG⽅式的好处在于便于调试，⽐如我们可以⽤QuartusII中的SignalTapII嵌⼊式逻辑分析仪进⾏FPGA I/0引脚上信号的实时观测，⾮常的⽅便。

这种⽅式下采⽤的下载⽂件时SOF⽂件。

另外，如果使⽤了某些没有License的IP Core资源的话，那么必须在JTAG⽅式下，把下载线连在FPGA上才能使⽤，⽽且通常有时间限制，超过时限之后，就需要重新编译程序，产⽣新的SOF下载⽂件。

----------------------------------------------------------AS模式:FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从⽽把EPCS的数据读⼊FPGA中，实现对FPGA的编程。

PS模式：EPCS作为控制器件，把FPGA当做存储器，把数据写⼈到FPGA中，实现对FPGA的编程。

该模式可以实现对FPGA在线可编程。

在下载配置的时候对于cycloneII的器件,如ep2c8,在JTAG下载⽅式对应.sof,AS下载⽅式对应 .pof.JTAG是直接烧到FPGA⾥⾯的由于是SRAM 断电后要重烧,AS是烧到FPGA的配置芯⽚⾥保存的每次上电就写到FPGA⾥。

阁下请先确认该烧些流程是否适用于您正测试的设备，如不适用请不要开始下面的阅读。

----撰写人：郭佳强XILINX芯片烧写流程：（以RC953-FE8E1举例）总述：该类型的芯片的烧写分为2个步骤：一是文件格式的转换，将研发提供的“*.bit”的文件转换成*.mcs、*.prm、*.sig三种类型的文件；二是程序的烧写。

烧写前的准备工作1．安装xilinx烧写程序。

在程序安装完成后会在桌面生成图标，鼠标双击后可以运行该程序。

2．连接线缆。

由于烧写用的数据线使用的是计算机的LPT1口，由于计算机的该接口不支持热插拔，所以在和被烧写的设备相连接时，被烧写的设备一定要处于断电状态。

如果在加电的情况下插拔数据线很有可能烧坏芯片或者烧坏计算机主板。

3．数据线连接方向。

被烧写设备提供的烧写接口是具有方向性的，烧写接口会有针脚标注为1。

在连接数据线时需要注意数据线和PCB 上的针脚一一对应。

如果数据线连接方向相反会导致烧写失败。

一：文件格式的转换1．烧写程序安装好后，运行会看到如下界面：2．首先点击“Cancel”取消“iMPACT Project”菜单，在标题栏上选择“Mode”，准备进行文件格式的转换。

3．选择完成后进入文件格式转换菜单，选择“PROM Formatter”4．在“PROM Formatter”项的空白处点击鼠标右键出现文件读取选项5．选择该选项后会弹出文件读取对话框，在弹出的对话框中的设置按照默认设置，不需要修改。

“PROM Flie Name”可以输入自定义的名称（按照日期或者别的内容定义文件名都可以）。

“Location”指的是.bit文件在本机上存放的位置。

文件选择完成后进入“下一步”。

6．选择文件完成后，会弹出如下对话框。

对话框中的复选框不进行选择。

在“Select a PROM:”中第一个内容按照默认的“xcf”,第二个选项中一定要选择“scf04s”。

点击“add”按钮添加两个文件。

FPGA程序下载方法
(1) 设备上电；
(2) 双击IMPACT，打开下载软件，界面如图所示。

图IMPACT界面
(3) 选择“Load most resent project”，单击“Browse”,选择解压目录里的“”,如图所示。

图路径选择界面
单击“打开”，在弹出的窗口中双击左边的PROM File Formater,如图所示。

图IMPACT选择窗口界面
在弹出的窗口选择Xilinx PROM 文件格式选择mcs, PROM File name为：.
选择好保存路径进行下一步，如图所示。

图文件选择窗口
点击下一步，选择PROM（bits）,选择XC3S1000,点击Add，Finish，会有一个选择bit文件的窗口，选择一个已经编好的EDK或者ISE工程生成的.bit文件，OK后提示是否加入其它器件，选择NO，然后双击窗口右边的Generate File，生成.mcs文件，如图所示。

图PROM File Formater窗口
双击Boundary Scan，在空白处，点击鼠标右键，选择Initialize chain，弹出的第一个窗口选择Bypass,第二个选择刚才生成的.mcs文件，第三个也选择Bypass，然后选中间那个模块，点击窗口左下角的program，如图所示。

弹出窗口选中OK就可以了，烧写完后会看到，Program Successful提示，程序下载完成。

图Boundary Scan选择窗口。

CPLD芯片烧录方法
一、先断开要烧录的PCB板上的电源；把CPLD烧录器的USB端连接电脑的
USB口（注意电脑上只有一个USB口是装了CPLD烧录器的驱动的），另一端连接PCB；再给PCB上电。

注意（一定要断电后连接CPLD烧录器）二、双击桌面上的图标，进入CPLD程序的烧录界面。

如图：
选择新建项目，并选择路径。

如图：
输入文件名，并保存，保存后点击OK，则出现下一界面。

如图：
共4页，第1页
点击Finish，电脑和芯片开始连接。

连接后的界面如图：
共4页，第2页
先点击Apply，再点击OK。

出现下一界面。

如图：
把鼠标移到芯片图标上右击后点击Program。

烧录开始
烧录完成后，先关闭PCB板上的电源，再拔下PCB板上CPLD的烧录器端。

再
重复下一次烧录过程。

烧录成功后建议保存一下，下次可直接打开烧录。

共4页，第3页
烧录成功界面如下：
烧录失败界面如下：如果烧录失败，则要检查各个连接是否有问题或CPLD芯片是否NG以及上述步骤。

注：在机器上烧录时请断开主电路！
感谢您使用本说明，希望您的烧录工作顺利！
共4页，第4页。

1、选用Quartus II 7.2烧写软件，公司通用的下载线（并口）界面如下：
2、点击左上角“Hardware Setup”按钮进行端口设置，进入如下界面：
3、点击“Add Hardware”按钮，进入如下配置界面：Port选择“LPT1”，点击OK即可。

4、点击左侧“Add Device”按钮，选择所使用的cpld型号，Device family栏选择“Max II”，
Device name栏选择“EPM1270T144”，选择完成后，点击“OK”返回。

5、点击左侧“Add File”按钮，添加烧录文件，添加完成后界面如下所示：
6、选中上图中第一行，点击左侧的Delete按钮，进行删除。

7、选择Program Configure、V erify、Blank Check选项，其他默认，如下图所示：
8、用下载线连接设备与计算机，给设备加电，点击“Start”按钮开始烧录，右上角Progress 显示烧录进度，当烧录到100%时，表示烧录完成。

Xilinx SPI FLASH 的烧写方法
1、首先在ISE中打开要烧写的工程，然后如图双击打开烧写工具。

2、打开烧写工具之后，双击边界扫描。

3、在右边空白区域右击，选择Cable Auto Connect，然后再次右击空白区域，选择Initial Chain。

4、上一步操作完成后会弹出如下界面，选择NO。

5、选择OK。

6、然后如下列图选择打开。

7、由于我们的板子是SPI FLASH，所以如图选择，并点击箭头。

8、如图一步步选择FLASH容量、输出MCS文件的路径和名称。

9、按以上选择好之后，如下列图，点击OK添加.bit文件，〔如果项目中只包含verilog或者VHDL代码，则直接选择.bit文件，如果包含SDK中的C代码，则选择相应的download.bit文件〕。

10、由于此项目包含C代码，所以如下列图选择。

11、选择好之后会提示是否加入另外一个文件，这里选择NO。

12、如图左击一下左上角的选项，然后双击左下角的选项，活弹出生成文件成功。

13、如图右击选择添加FLASH。

14、选择刚刚生成的MCS文件。

15、选择好板子上的FLASH型号。

16、选择好之后，如图右击首先对FLASH进行擦除。

17、擦除完成之后，选择对FLASH进行编程写入。

18如图可以看到进度条和读ID号。

19、成功。