FPGA各种级别的理解

FPGA开发全攻略——FPGA发展以及赛灵思系列产品原⽂链接：可编程逻辑器件的发展历史可编程逻辑器件的发展可以划分为4个阶段，即从20世纪70年代初到70年代中为第1段，20世纪70年代中到80年代中为第2阶段，20世纪80年代到90年代末为第3阶段，20世纪90年代末到⽬前为第4阶段。

第1阶段的可编程器件只有简单的可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦只读存储器(EEPROM)3种，由于结构的限制，它们只能完成简单的数字逻辑功能。

第2阶段出现了结构上稍微复杂的可编程阵列逻辑(PAL)和通⽤阵列逻辑(GAL)器件，正式被称为PLD，能够完成各种逻辑运算功能。

典型的PLD由“与”、“⾮”阵列组成，⽤“与或”表达式来实现任意组合逻辑，所以PLD能以乘积和形式完成⼤量的逻辑组合。

第3阶段赛灵思和Altera分别推出了与标准门阵列类似的FPGA和类似于PAL结构的扩展性CPLD，提⾼了逻辑运算的速度，具有体系结构和逻辑单元灵活、集成度⾼以及适⽤范围宽等特点，兼容了PLD和通⽤门阵列的优点，能够实现超⼤规模的电路，编程⽅式也很灵活，成为产品原型设计和中⼩规模(⼀般⼩于10000)产品⽣产的⾸选。

这⼀阶段，CPLD、FPGA器件在制造⼯艺和产品性能都获得长⾜的发展，达到了0.18 ⼯艺和系数门数百万门的规模。

第4阶段出现了SOPC和SOC技术，是PLD和ASIC技术融合的结果，涵盖了实时化数字信号处理技术、⾼速数据收发器、复杂计算以及嵌⼊式系统设计技术的全部内容。

赛灵思和Altera也推出了相应SOCFPGA产品，制造⼯艺达到65nm ，系统门数也超过百万门。

并且，这⼀阶段的逻辑器件内嵌了硬核⾼速乘法器、Gbits差分串⾏接⼝、时钟频率⾼达500MHz的PowerPC™微处理器、软核MicroBlaze、Picoblaze、Nios以及NiosII，不仅实现了软件需求和硬件设计的完美结合，还实现了⾼速与灵活性的完美结合，使其已超越了ASIC器件的性能和规模，也超越了传统意义上FPGA的概念，使PLD的应⽤范围从单⽚扩展到系统级。

FPGA（Field-Programmable Gate Array）是一种集成电路芯片，它的主要特点是可以根据需要进行编程，实现不同类型的数字逻辑电路。

在FPGA中，基本逻辑单元是实现数字逻辑功能的最基本单元，在本文中，我们将重点讨论FPGA中的四输入和六输入基本逻辑单元。

1. 四输入基本逻辑单元四输入基本逻辑单元是FPGA中常见的基本单元之一，它可以实现包括与门、或门、异或门等常见的逻辑功能。

在FPGA中，四输入基本逻辑单元通常由LUT（Look-Up Table）实现，LUT是FPGA中用来存储逻辑函数的重要组成部分。

四输入基本逻辑单元的实现通常需要使用两个LUT，其中一个LUT用于实现逻辑功能，另一个LUT用于存储逻辑函数的输出。

2. 六输入基本逻辑单元六输入基本逻辑单元是FPGA中较为复杂的基本单元之一，它可以实现更复杂的逻辑功能，例如多输入的多种逻辑门和特定的逻辑函数。

与四输入基本逻辑单元类似，六输入基本逻辑单元也是由LUT实现的，通常需要使用更多的LUT来存储和实现逻辑函数。

由于六输入基本逻辑单元的复杂性，它在FPGA中的应用相对较少，但在某些需要实现复杂逻辑功能的场景下仍然起着重要作用。

3. 基本逻辑单元的应用基本逻辑单元是FPGA中实现数字逻辑功能的基础，它们可以通过不同的连接和编程方式实现各种复杂的逻辑功能。

在实际应用中，工程师们可以通过合理地设计和编程基本逻辑单元，实现各种数字电路的功能，如算术运算、状态机、数据处理等。

基本逻辑单元的灵活性和可编程性使得FPGA在数字系统设计和数字信号处理领域具有广泛的应用前景。

4. 基本逻辑单元的优化针对FPGA中的基本逻辑单元，工程师们一直在进行各种优化和改进，旨在提高逻辑单元的性能、降低功耗和减小面积。

一种常见的优化方式是通过更高级别的综合和布局工具来改进逻辑单元的性能。

另外，还有一些专门针对逻辑单元的优化技术，例如逻辑混合、时序优化等。

fpga中hdl定义FPGA中的HDL（硬件描述语言）定义引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，具有高度的可重构性和灵活性。

HDL（硬件描述语言）则是FPGA编程的关键部分，它将FPGA的硬件功能描述转化为可编程的逻辑电路。

本文将深入探讨FPGA中HDL的定义并提供一步一步的解释。

第一节：什么是HDL？1.1 HDL的定义与作用：HDL是一种计算机语言，用于描述和模拟数字电路以及FPGA中的硬件电路。

它允许我们使用文本或者图形方式来描述电路而不需要构建实际的硬件电路。

HDL是FPGA编程的核心，它可以用于实现各种不同的功能，如数据通信、数字信号处理、图像处理等。

1.2 HDL的分类：HDL主要分为两种类型：行为描述和结构描述。

- 行为描述：行为描述指定了电路的操作和功能，类似于软件中的算法。

它使用布尔代数和逻辑表达式来描述电路的行为。

行为描述语言包括VHDL（VHSIC 硬件描述语言）和Verilog。

- 结构描述：结构描述提供了电路的物理连接和层次结构，类似于电路图。

它使用模块和端口来描述电路的结构。

结构描述语言包括VHDL和Verilog。

第二节：HDL的特点和优势2.1 可重构性：由于FPGA的可编程性和灵活性，HDL可以实现对FPGA内部逻辑的重构。

这使得FPGA可以适应不同的应用需求，并且可以在设计完成后进行重新配置。

2.2 可视化和高级抽象：通过使用HDL，设计者可以通过图形界面或者文字描述来实现电路设计。

这使得设计更加直观和易于理解，同时提供了更高级别的抽象，使得设计变得更加简单和高效。

2.3 支持逻辑综合：HDL可以通过逻辑综合工具将高级描述语言转换为电路。

逻辑综合可以利用FPGA中的基本元件来实现电路的功能。

这使得设计人员无需手动设计底层电路，从而提高了设计的效率。

2.4 可重用性：HDL允许设计者创建和使用可重用的电路模块。

连载《fpga线下培训-第6天》【FPGA数据流建模、⾏为级建模、结构化建模区别】及【Ve。

这篇⽂件记录，FPGA的3种建模⽅式及基本的Verilog HDL语法，内容会根据学习进度，不断更新⼀、FPGA的3种建模⽅式 A、数据流建模（assign）在数字电路中，信号经过组合逻辑时会类似于数据流动，即信号从输⼊流向输出， 并不会在其中存储。

当输⼊变化时，总会在⼀定时间以后体现在输出端 同样，我们可以模拟数字电路的这⼀特性，对其进⾏建模，这种建模⽅式通常被称为数据流建模 1.1、是使⽤连续赋值语句(assign)对电路的逻辑功能进⾏描述，该⽅式特别便于对组合逻辑电路建模 1.2、连续驱动，连续赋值语句是连续驱动的，也就是说只要输⼊发⽣变化，都会导致该语句的重新计算。

　 1.3、只有线⽹型的变量才能在assign语句中被赋值 1.4、因为assign语句中被赋值的变量，在仿真器中不会存储其值，所以该变量必须是线⽹（Nets）类型，不能是寄存器（reg）类型 1.5、线⽹类型的变量，可以被多重驱动，也就是说可以在多个assign语句中驱动同⼀个net 1.6、reg型变量，不能被不同的⾏为进程（eg：always块）驱动 1.7、建议使⽤assign对组合逻辑建模，这是因为assign语句的连续驱动特点与组合逻辑的⾏为⾮常相似， ⽽且在assign语句中加延时可以⾮常精确地模拟组合逻辑的惯性延时。

1.8、assign语句与⾏为语句块（always和initial）、其它连续赋值语句、门级模型之间是并⾏的。

⼀个连续赋值语句是⼀个独⽴的进程，进程之间是并发的，同时也是交织的 B、⾏为级建模（initial、always）　 ⾏为⽅式的建模是指采⽤对信号⾏为级的描述（不是结构级的描述）的⽅法来建模。

在表⽰⽅⾯，类似数据流的建模⽅式，但⼀般是把⽤initial 块语句或always 块语句描述的归为⾏为建模⽅式。

FPGA名词概念1、ASIC:application-specific integrated circuits专用集成电路是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。

ASIC分为全定制和半定制。

ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。

如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。

半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。

2、ALU:arithmetic an logic unit算术逻辑单元是中央处理器(CPU)的执行单元，是所有中央处理器的核心组成部分，由“And Gate”（与门）和“Or Gate”（或门）构成的算术逻辑单元，主要功能是进行二位元的算术运算，如加减乘(不包括整数除法)。

基本上，在所有现代CPU体系结构中，二进制都以补码的形式来表示。

3、BCD:binary-coded decimal BCD码或二-十进制代码，亦称二进码十进数是一种二进制的数字编码形式，用二进制编码的十进制代码。

这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。

4、CLBs:configurable logic blocks可配置逻辑模块。

包含一个可配置开关矩阵，此矩阵有选型电路（多路复用器），触发器和4或6个输入组成。

在Xilinx公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的slice和附加逻辑构成。

fpga中寄存器分类
FPGA（现场可编程门阵列）中的寄存器可以根据其功能和用途进行分类。

以下是几种常见的分类方式：
1. 输入寄存器（Input Register），输入寄存器用于存储输入信号，以便在时钟信号到来时进行稳定。

它们通常用于捕获外部输入信号，以确保在时钟边沿到来时保持稳定状态。

2. 输出寄存器（Output Register），输出寄存器用于存储输出信号，以便在时钟信号到来时进行稳定。

它们通常用于生成输出信号，以确保在时钟边沿到来时保持稳定状态。

3. 中间寄存器（Intermediate Register），中间寄存器用于在逻辑电路中存储中间结果。

它们可以用于优化逻辑路径，减少时序问题，并提高电路性能。

4. 状态寄存器（State Register），状态寄存器用于存储电路的状态信息。

它们通常用于有限状态机（FSM）或其他需要存储状态信息的逻辑电路中。

5. 存储器寄存器（Memory Register），存储器寄存器用于存储数据，例如RAM（随机存取存储器）或其他形式的存储器。

6. 控制寄存器（Control Register），控制寄存器用于存储控制信息，例如配置寄存器用于配置FPGA的功能和行为。

这些寄存器在FPGA中扮演着不同的角色，对于设计和优化FPGA逻辑电路至关重要。

同时，了解这些寄存器的分类有助于理解FPGA的工作原理和应用。

FPGA理解以VHDL 或者Verilog 语言来表达设计意图、以FPGA 做为硬件载体、以计算机为设计开发工具，以EDA 软件（quartus2）为开发环境。

Fpga是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。

在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。

FPGA 则不同，它采用了逻辑单元阵列LCA(Logic Cell Array) 这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block) 和内部连线(Interconnect)三个部分。

上电时，FPGA 将外部存储器中（prom eprom）的数据读入片内RAM，完成配置后，进入工作状态；掉电后FPGA 恢复为白片，内部逻辑消失。

每个模块的功能如下：1．可编程输入输出单元(IOB)可编程输入/ 输出单元简称I/O 单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/ 输出信号的驱动与匹配要求，其示意结构如图2-4 所示。

FPGA 内的I/O 按组分类，每组都能够独立地支持不同的I/O标准。

通过软件的灵活配置，可适配不同的电气标准与I/O 物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。

目前，I/O 口的频率也越来越高，一些高端的FPGA 通过DDR 寄存器技术可以支持高达2Gbps 的数据速率。

2．可配置逻辑块(CLB)CLB 是FPGA 内的基本逻辑单元。

CLB 的实际数量和特性会依器件的不同而不同，但是每个CLB 都包含一个可配置开关矩阵，此矩阵由4 或6 个输入、一些选型电路( 多路复用器等) 和触发器组成。

Xilinx的四个工艺级别!Xilinx器件的订货编号xilinx7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。

其性能/密度/价格也随着系列的不同而提升。

Spartan7系列是7系列中的屌丝青年，拥有最低的价格、最低的功耗、最小的尺寸以及最低的设计难度，一些低端应用中极为合适。

Artix7系列是7系列中的普通青年，相对Spartan7系列则增加了串行收发器和DSP功能，其逻辑容量也更大，适合逻辑一些稍微复杂的中低端应用。

Kintex7系列是7系列中的文艺青年，是在所有系列中拥有最佳的性价比，无论是硬核数量还是逻辑容量，都能满足中低端、以及部分高端应用需求。

Virtex7系列则是7系列中的大佬，只在高端应用中使用，在中低端应用就如同高射炮打蚊子，大材小用！01Xilinx的四个工艺级别Xilinx目前主要产品有四个工艺等级，通常情况下，Xilinx的产品每个工艺都会有Spartan、Artix、Kintex和Virtex四个族，如下图所示。

其中45nm工艺的产品只有Spartan6还在“苦苦支撑”，其余产品均已“下架”，随着2017年5月11日Xilinx官方宣布Spartan7进入量产阶段，Spartan6的生命已经进入了倒计时阶段。

28nm工艺的7系列芯片是Xilinx目前主推的产品，本文就是对该系列的产品进行大致的介绍。

02Virtex、Kintex、Artix和SpartanVirtex系列的器件不仅代表着Xilinx的最高水准，往往也是整个FPGA业界最好的器件。

这个系列的器件一般应用于高速联网（10G~100G）、便携雷达和ASIC原型验证等领域，。

行业研究东兴证券股份有限公司证券研究报告FPGA和CPU、GPU有什么区别？为什么越来越重要？——“FPGA五问五答”系列报告二投资摘要：近年来，诸如TPU、MPU、DPU等的“X”PU们似乎层出不穷，市场经常会对这些新创造出的名词感到困惑：为什么会出现这么多的单元？作为我们FPGA五问五答系列报告二，在这篇报告中，我们进一步回答投资人最常问的问题之一：FPGA和CPU、GPU 有什么区别？为什么越来越重要？我们认为，这个问题不是简单回答他们的区别就可以解决的，因此我们单拎出来解答。

我们认为，众多“X”PU出现的原因，本质上是由于CPU的算力到达瓶颈了，背后是通用计算时代的终结。

从发明以来，CPU算力的提升主要依靠两大法宝：一是提高时钟频率，二是增加处理器内核数，但这些方法到现在也遇到瓶颈了，人们开始放弃使用一个超强的CPU完成所有事情，而是对某些重复的场景，卸载到专用的加速器，以达到新一阶段的降低功耗，提升性能的目的，这就是“XPU”等加速器兴起的原因。

同时，自2010年AI兴起，AI模型的训练所需的算力是爆发式的增长，且“加&乘”的本质使得算力要求愈发偏向高并行而不是高串行，因此CPU越来越难以胜任高算力的场景，通用计算时代终结，数据中心走向加速器时代。

未来10年，在数据中心高性能计算及AI训练中，CPU这一“主角”的重要性下降，而以往的“配角们”，即GPU、FPGA、TPU、DPU等的加速器的重要性在上升。

FPGA相比CPU的巨大优势在于确定性的低时延，这是架构差异造成的。

CPU的利用率越高，处理时延便越大，而FPGA 无论利用率大小，其处理时延是稳定的。

在汽车和工业这些需要确定低时延的场景，FPGA具有非常大的优势。

此外，FPGA 相比CPU，具有更高的灵活性。

FPGA相比GPU的优势在于更低的功耗和时延。

GPU无法很好地利用片上内存，需要频繁读取片外的DRAM，因此功耗非常高。