模块三任务三
- 格式：doc
- 大小：1.23 MB
- 文档页数：15
1 / 15 模块二 组合逻辑门电路
在日常生活中 ，人们经常使用十进制，且往往要进行显示，如时间、比赛结果以及列车时刻表等，如图3-19所示NBA比赛现场24秒倒计时。这就是本次任务要解决的问题，利用集成的组合逻辑电路和门电路实现十进制数的译显示，显示十进制数示意框图如3-20所示。
图3－19 NBA比赛现场24秒倒计时
图3－20 显示十进制数示意图 任务三 译码器和显示器
教学目标
1、了解译码器和显示器的概念，熟悉集成组合逻辑电路译码器和显示器的工作原理，掌握其应用。
2、了解一般数字集成电路芯片的外形，熟悉电路芯片的引脚功能。
3、掌握十进制数译码显示电路的安装与测试方法。
工作任务 2 / 15 本次任务的目标是：熟悉常用集成组合逻辑电路译码器和数码显示器的功能，掌握利用集成组合逻辑电路器件构成组合逻辑电路的分析和设计方法，完成十进制数译码显示电路的设计、仿真、安装与测试。
译码器的功能与编码器相反，它将具有特定含义的二进制代码按其愿意“翻译”出来，并转换成相应的输出信号。这个输出信号可以是脉冲，也可以是电位。译码器也叫解码器。译码器的种类很多，常见的有二进制译码器、二－十进制译码器和数字显示译码器。
一 、二进制译码器
1、定义
二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
2、特点
▲二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
▲在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
▲有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
3、典型芯片
常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图3－21(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
图3－21 3-8线译码器T4138
3-8线译码器T4138的管脚排列图和逻辑符图中,A2、A1、A0 ------ 输入端； 相关知识 3 / 15 Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端；
S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。
T4138译码器真值表如表3－9所示。
输 入
S1 S2+S3 A2 A1 A0 输 出
Y0
Y1 Y2 Y3
Y4 Y5 Y6 Y7
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
0 d d d d
d 1 d d d 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。
二、二－十进制译码器
二－十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。
常用芯片74145是一个将8421码转换成十进制数字的译码器，其输入P3～P0为8421码，输出0Q～9Q（低电平有效）分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。
74145是BCD码到十进制数译码器，其逻辑功能见表3－9。74145为集电极开路输出型的电路．其吸收大电流的能力较强且输出管具有高的击穿电压。74145的逻辑符号如图3－20所示。
表3－9 74145逻辑功能表（L为低电平、H为高电平）
4 / 15
图3－20 74145的逻辑图
74145：4输入 P3－－P0
10输出 Q9－－Q0
输入高电平有效 输出低电平有效
完全译码：输入二进制数为0—9时，对应一个输出为低；输入为10—15时，输出全部为高。
三、 数字显示译码器
数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以*数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。
数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。
常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器如图3－21显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。七段译码显示原理图如图3－22(a)所示，图3－22(b)给出了七段显示笔画与0～15共16个数字的对应关系。
5 / 15
图3－20 七段译码显示管 图3－21 七段译码显示原理及笔画与数字关系
4．译码器应用举例
译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。
例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。
解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。
令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表3－10所示。
表3－10 全减器真值表
输 入 输 出 输 入 输 出
Ai Bi Gi-1 Di Gi Ai Bi Gi-1 Di Gi
0 0 0 0 0 1 0 0 1 0
0 0 1 1 1 1 0 1 0 0
0 1 0 1 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1
由表3－10可写出差数Di和借位Gi的逻辑表达式为 6 / 15
用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai
Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图3－22所示。
图3－22 逻辑电路图
一、原理图的绘制
进入Proteus ISIS 根据图3-23所示的十进制数显示电路原理图，从元件库中选择对象CD44069、74LS147、74LS247、按钮、数码显示器、电阻器等，并置入对象选择器窗口，再放置到图形编辑窗口，在图形编辑窗口中画好原理图。
软件仿真 7 / 15
图3－23 十进制码显示
二、仿真调试
单击“虚拟仪表”按钮，在对象选择器找到“DC VOLTMETER(电压表)”，添加到原理图编辑区，按照图3－24所示布置并连接好。按下“仿真’’按钮，改变开关S1～S9状态，观察并记录LED数码管的状态和各个电压表的测量值。 8 / 15
图3－24 十进制数码显示仿真
一、 目的要求
1、通过实践操作，使学生增加集成逻辑电路的感性知识，从而进一步牢固掌握编码、译码及显示电路的功能，并熟悉其应用。
2、通过实践操作，不断提高学生的基本技能和组装电路的工艺水平。
3、通过实验操作，使学生熟练掌握万用表等仪器、仪表的使用。
二、 工具、仪表及器材
1、 工具
电子钳、电烙铁、镊子等常用电子组装工具一套。
2、 仪表
+5V稳压电源、万用表。
3、 元件
元件明细表见表3－11
表3－11 元件明细表
代号 名称 型号、规格 数量
IC1 LED数码管 BS204 1
IC2 显示译码器 74LS247 1
IC3 六反相器 CD4069 1
IC4 10线-4线优先编码器 74LS147 1
集成电路插座 16脚 2
集成电路插座 14脚 1
S0～S9 按钮开关 10
R1～R7 电阻器 510KΩ 7
R8～R17 电阻器 1 KΩ 10
试验板 14×14（焊点数） 1 9 / 15 三、 测试电路
如图3－25所示为十进制编码、译码及显示电路的测试电路。
图3－25 十进制码显示测试电路
