基于FPGA的信号发生器设计

基于FPGA方波信号发生器设计一.实验目的:1．进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。

2.加深对电路理论概念的理解3.进一步熟悉常用仪器的使用及调试4.加深计算机辅助分析及设计的概念5.了解及初步掌握对电路进行计算机辅助分析的过程6.培养学生发现问题、分析问题的创新能力7.锻炼学生搜集资料、分析综合资料的能力二．实验原理:方波波信号发生器由四部分组成：计数器或地址发生器（这里选择6位）。

方波信号数据ROM（6位地址线、8位数据线），含有64个8位数据（一个周期）。

VHDL顶层设计。

8位D/A（实验中用DAC0832代替）。

图1所示的信号发生器结构框图中，顶层文件singt.vhd在FPGA中实现，包含两个部分：ROM的地址信号发生器，由6位计数器担任；一个方波数据ROM，由LPM_ROM模块构成。

LPM_ROM底层是FPGA中的EAB、ESB或M4K等模块。

地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0/64。

图1 方波信号发生器结构框图三．实验内容:1.新建一个文件夹。

利用资源管理器，新建一个文件夹,如：e : \SIN_GNT 。

注意，文件夹名不能用中文。

2.输入源程序。

打开QuartusII，选择菜单“File” “New”，在New 窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。

然后在VHDL 文本编译窗中键入VHDL 程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity square isport(clk,clr:in std_logic;q:out integer range 0 to 255);end entity;architecture behav of square issignal a:bit;beginprocess(clk,clr) --计数分频variable cnt:integer range 0 to 32; beginif(clr='0') thena<='0';elsif clk'event and clk='1' thenif cnt<31 then --进行32分频cnt:=cnt+1;elsecnt:=0;a<=not a;end if;end if;end process;process(clk,a) --信号输出beginif clk'event and clk='1' thenif a='1' thenq<=255;elseq<=0;end if;end if;end process;end behav;3. 建立.mif格式文件首先选择ROM 数据文件编辑窗，即在File 菜单中选择“New”，并在New 窗中选择“Other files”项，并“Memory Initialization File”（图3-11），点击OK 后产生ROM 数据文件大小选择窗。

基于FPGA的DDS信号发生器设计随着数字信号处理（DSP）技术的发展，直接数字频率合成器（DDS）逐渐取代了传统的频率合成器，成为一种高性能的信号发生器。

DDS信号发生器通过数字信号直接产生模拟信号，具有频率精度高、可编程性强和快速调频等优点。

本文将通过FPGA实现DDS信号发生器的设计。

首先，我们需要了解DDS信号发生器的基本原理。

DDS信号发生器的核心是相位累加器、查找表和数模转换器（DAC）。

通过累加器产生相位累积，将相位累积的结果通过查找表得到对应的振幅值，并经过数模转换器输出模拟信号。

1.确定需要生成的信号的参数，包括输出频率、相位步进精度、振幅等。

根据这些参数，计算累加器的增量值，即每个时钟周期累加器需要累加的值。

2.在FPGA中设计相位累加器。

相位累加器的宽度取决于相位步进精度，一般为32位或64位。

通过在每个时钟周期加上增量值，实现相位的累加。

3.设计查找表。

查找表的大小取决于数字信号的分辨率，一般为2^N 位。

通过输入相位值查找对应的振幅值。

4.设计数模转换器（DAC）。

通过DAC将数字信号转换为模拟信号输出。

5.在FPGA中实现控制逻辑，包括控制相位累加器和查找表的读写操作，使其按照设定的参数进行相位累加和振幅输出。

6.将设计好的FPGA模块进行综合、布局和时序约束，生成比特流文件。

通过以上步骤，基于FPGA的DDS信号发生器的设计就完成了。

设计好的FPGA模块可以实现高精度、高稳定性的信号发生器，广泛应用于通信、雷达、医疗设备等领域。

需要注意的是，在设计过程中需要考虑到FPGA的资源限制，包括LUT资源的利用、频率分辨率和输出频率的限制等。

此外，还可以通过增加相位累积周期、使用多路查找表和多路DAC等方法进一步优化设计。

综上所述，基于FPGA的DDS信号发生器设计是一个较为复杂的过程，需要对DDS原理有深入的理解，并结合FPGA的特点进行设计。

通过合理的设计和优化，可以实现高性能的DDS信号发生器。

基于FPGA的DDS信号发生器设计摘要：利用FPGA芯片及D/A转换器,采用直接数字频率合成技术，设计并实现了一个频率、幅值可调的信号发生器，同时阐述了该信号发生器的工作原理、电路结构及设计思路。

经过电路调试，输出波形达到技术要求，证明了该信号发生器的有效性和可靠性。

0 引言信号发生器作为一种基本电子设备广泛的应用于教学、科研中，因此从理论到工程对信号的发生进行深入研究，有着积极的意义.随着可编程逻辑器件(FPGA)的不断发展，直接频率合成（DDS）技术应用的愈加成熟,利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。

本文研究了基于FPGA 的DDS信号发生器设计,实现了满足预定指标的多波形输出。

可产生不同频率、幅度的正弦波、三角波、矩形波信号，仿真和实测结果均证实了其灵活性和可靠性。

1 函数信号发生器的原理和设计1.1 函数信号发生器的结构图1为DDS信号发生器系统结构框图.系统以FPGA芯片为信息处理核心，主要完成数字频率合成、D/A转换、选择滤波、功率放大、LCD显示等功能。

频率控制字M送入32位的累加器进行累加运算，截取32位累加器的第24到第30位作为ROM的地址,ROM在累加器的控制下，输出8位的数字波形数据,经过DAC0832转换为模拟量，因为DAC0832输出的是电流的形式,所以通过电压转电流电路转换为电压形式的模拟波形,但其中还含有大量的高频成分，为了输出频率纯净的信号波形，再通过一个二阶的有源低通滤波器。

最后为了调节输出信号的峰峰值，再引入一个幅度调节电路。

根据直接数字频率合成理论将系统的频率分辨率及输出频率写为：其中fclk和N为系统时钟和位宽，M为频率控制字，利用信号相位与时间成线性关系的特性，直接对所需信号进行抽样、量化和映射，输出频率可调的信号波形。

科学技术创新2020.01基于FPGA 的信号发生器的设计与实现李岩方彬靳自璇赵勇彪张红岭（河北建筑工程学院电气工程学院,河北张家口075000）1概述现阶段，函数信号发生器已成为现代测试领域应用最为广泛的通用仪器之一。

随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。

FPGA （现场可编程门阵列）具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS 技术，极大地提高了函数信号发生器的性能，大大降低了电子系统的生产成本。

传统的信号发生器设计方案是采用模拟电路、单片机或DDS 专用芯片来实现，虽然有着广泛的应用，但仍然存在着许多缺陷，例如，设计方案成本高、输出波形的种类少、输出信号的频率控制不灵活、系统升级困难等。

而且传统的信号发生器还有两个突出问题，一个是通过电位器的调节来实现输出频率的调节，很难将频率调到某一固定值；另一个是脉冲的占空比不可调节。

随着现代科学技术的飞速发展，用户对函数信号发生器提出了越来越高的要求，例如高分辨率、高输出频率等要求，传统的信号发生器已经无法满足这些要求。

不论是在生产、实验还是在科研与教学上，信号发生器都是用于仿真实验的最佳工具。

因此开发新型信号发生器具有重大意义。

本文提出了一种新型的以FPGA 为核心的DDS 信号发生器设计，充分利用uc/GUI 控制方式灵活、FPGA 芯片运算处理速度快的优点，能够通过图形用户界面很好地实现频率、相位、幅度可调、波形变换并且输出信号质量和精确度高于直接模拟频率合成技术和锁相环式频率频率合成技术。

弥补了传统信号发生器设计方案成本高、输出波形的种类少、输出信号的频率控制不灵活、系统升级困难等缺陷。

2信号发生器设计原理2.1直接数字频率合成技术的基本原理DDS 是一种用于通过单个固定频率的参考时钟信号生成任意波形的频率合成器，必须考虑所有与采样相关的问题，包括量化噪声、混叠、滤波等。

基于FPGA的函数信号发生器设计摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。

本设计是利用EDA技术设计的电路,该信号发生器可以输出四种信号，分别是正玄波、方波、三角波、锯齿波，可以通过外部的按键选择波形并调节波形的幅度、相位和频率。

侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,通过调用四个ROM 里面的数据来实现，这里需要一个加法器和一个累加器来产生 ROM 的地址。

通过不断让地址累加，从而不断地从 ROM 中读取波形数据，然后将数据送往 DACTLC5615的驱动模块中，这样最终便输出模拟的波形，最后通过示波器演示仿真结果。

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。

使用FPGA器件的高性能、高集成度相结合，可以克服传统DDS 设计中的不足，从而设计开发出性能优良的DDS系统。

关键词：FPGA；函数信号发生器；DDS；DAC；The design of function generator based on FPGAAbstractIn the signal generator design , the traditional method of using discrete long design cycle components or general purpose digital circuit component design of electronic circuits , expensive, poor portability . This design is the use of EDA technology designed circuit , the signal generator can output four signals , which are sine wave, square wave , triangle wave , sawtooth wave, you can select and adjust the waveform amplitude, phase and frequency of the waveform by an external button.Emphasis describes the use of FPGA to complete direct digital frequency synthesizer (DDS) design , by calling four ROM inside the data to achieve here need an adder and an accumulator to generate ROM address. By constantly make address accumulate, thereby continuously reads the waveform data from the ROM , and then the data is sent to DACTLC5615 drive module , so that the final output will be analog waveforms, and finally through the oscilloscope display simulation results.Compared with the conventional method of frequency synthesis , DDS frequency synthesized signal having a short switching time , high frequency resolution, and many other advantages of continuous phase change . FPGA devices using high-performance, highly integrated combination of design can overcome the shortcomings of traditional DDS , which designed and developed the excellent performance of the DDS system .Keywords: FPGA; function signal generator; DDS; DAC;目录第一章绪言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外的研究状况 (2)1.3.1波形发生器的发展状况 (2)1.3.2 国内外波形发生器产品比较 (3)1.3.3 本课题在国内外的研究现状 (3)第二章信号发生器的方案设计 (4)2.1硬件组成部分 (4)2.1.1 FPGA实验板 (4)2.2外围电路 (6)2.2.1TLC5615芯片 (6)2.2.2 TLC5615工作原理 (8)2.3 RC低通滤波电路 (9)第三章直接数字合成技术（DDS） (11)3.1 直接数字合成技术（DDS） (11)3.2 DDS 的基本原理 (11)3.3 DDS 的性能分析 (12)3.3.1 DDS理想抽样频谱 (12)3.4 DDS 杂散频谱分析 (13)3.4.1相位截断对输出信号频谱的影响 (13)3.4.2 D/A 非理想特性及参考时钟相位噪声对输出信号频谱的影响 (13)3.5基于DDS的信号函数发生器 (14)3.5.1 整体框图及其说明 (14)3.5.2 按键消抖模块 (14)3.5.3 按键编码 (16)3.5.4 DDS 信号发生器 (18)3.5.5 RTL电路图 (20)第四章实验分析 (21)4.1 实验过程 (21)4.1.1 程序调试 (21)4.2 实验结果 (23)4.3 实验总结 (24)致谢 (24)参考文献 (25)第一章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。

电子电路设计与方案0 前言现场可编程门阵列具有运行速度快，修改灵活方便，并自带大量的输入输出端口等优点，通过FPGA实现该信号发生器的核心部件DDS模块，可以灵活地对信号发生器的参数进行调整，另外通过单片机的配合实现对其他外设电路的控制，实现信号发生器显示、参数调节等辅助的功能，通过数模转换电路和波形处理电路实现所需信号波形的输出。

本设计的主要指标为：（1）频率范围：0~1MHz，可通过键盘任意设置频率，步进1Hz。

（2）频率精度：±1%。

（3）幅值范围：±5V，可通过键盘任意设置幅度，步进100mV。

（4）幅值精度：±5%。

（5）用液晶显示所选波形名称，频率，幅值。

1 系统硬件结构该信号发生器主要是由FPGA构成其最小系统，通过编程实现信号发生器的主要功能部件数字频率合成功能模块，并对其信号进行控制和处理，使得输出波形更加平滑、符合要求。

当然为了使电路能够实现人机对话、参数设置等功能，并设计了由单片机和外围电路构成的控制电路部分，实现对显示电路、输入电路的控制。

本系统通过单片机来识别按键所输入的指令，并根据其该指令，产生输出波形的参数要求，并将该数据送入FPGA 的ROM中，再由FPGA完成DDS数据处理功能（频率控制、移相等），将波形数据送入D/A转换器，并将波形参数（如频率、幅值等）送入到显示电路中显示，最后通过低通滤波电路滤波使输出的波形平滑。

系统硬件结构如图1所示。

本设计未采用专用DDS芯片，而是通Verilog HDL语言编程在目标芯片上来实现信号源的主要功能，可以根据实际设计的要求来增删DDS的功能，具有灵活、方便等特点，同时该DDS模块中的参数及子模块根据所用目标器件稍加调整，完全可用于其他需要DDS技术的应用场合,有很好的通用性。

图1 系统硬件结构图2 单元电路的设计整个硬件系统以FPGA为核心，配合外围电路控制参数实现波形的模拟输出。

外围电路主要包括控制电路及信号处理电路两部分。

前言信号发生器是实验室的常用仪器之一，设计信号发生器具有实际应用的意义。

而采用FPGA的方法设计信号发生器可以产生频率比较高的信号，例如频率为几M的正弦波。

通常正弦波产生的方法是采用MCU+DDS的方法，但是由于DDS 的造价比较高，所以在指标要求不高的情况下，可以使用FPGA来实现DDS频率合成的原理来产生较高频率的正弦波，任意波形的信号也是如此。

课题《基于FPGA的信号发生器的设计》主要研究容为DDS基数及其FPGA 的实现。

其目的在于让设计者能掌握DDS的原理及其设计思路，具体的了解EDA 技术流程，熟悉硬件描述语言设计功能电路，并最终检验设计的设计能力。

随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。

FPGA(Field Programmable Gate Array,现场可编程门阵列)在现代数字电路设计中发挥着越来越重要的作用。

FPGA/CPLD(Complex Programmable Logic Device)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸地讲，FPGA/CPLD能完成任何数字器件的功能，从简单的74电路到高性能的CPU。

它的影响毫不亚于20世纪70年代单片机的发明和使用。

现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路（ASIC）设计技术的日趋进步和完善，推动了数字系统设计的迅速发展。

仅靠原理图输入方式已不能满足要求，采用硬件描述语言VHDL的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。

设计工作从行为、功能级开始，并向着设计的高层次发展。

基于FPGA的多功能信号发生器一．实验目的：1.了解GW48-CK综合实验箱结构2.熟悉VHDL语言3.了解FPGA芯片<EP1K30TC144-3）结构及引脚4.了解D/A芯片<DAC0832）结构[5.熟悉FPGA设计软件quartus ii 9.0的使用6.掌握产生三角波，锯齿波，梯形波的原理7.学会用FPGA设计多功能信号发生器二．实验仪器及设备：1.pc机2.GW48-CK型FPGA综合实验箱3.FPGA芯片：EP1K30TC144-34.D/A芯片：DAC08325.示波器6.quartus ii 9.0仿真软件三．实验要求：.设计基于FPGA的多功能信号发生器，此信号发生器可产生的波形有：正弦波，方波，三角波，斜升锯齿波，斜降锯齿波，梯形波，阶梯波，双阶梯波中的六种。

F1NgHcUqUBb5E2RGbCAP设计软件要求用quartus ii，先用该软件仿真，再接上FPGA实验箱，编译，运行并下载到实验箱，用示波器观察期指定输出端波形。

F1NgHcUqUBp1EanqFDPw四．实验原理：1.基于QUASTUS II 9.0平台，利用DDS<直接数字信号合成）技术，采用VHDL语言，设计一波形信号发生器。

首先根据对各波形的幅度进行采样，获得各波形的波形数据表，然后FPGA根据输入的时钟<频率可根据要求可变）作为地址信号，从FPGA数据线上输出相应的波形数据，再送入GW48-CK实验板上的D/A转换芯片进行转换为模拟信号，最后送入滤波电路滤波后输出。

F1NgHcUqUBDXDiTa9E3d2.实验整体框图如下：由方波模块<niushengli_fb）、阶梯波模块<niushengli_jtb）、正弦波模块<niushengli_sin）、三角波模块<niushengli_sjb）、斜升锯齿波模块<niushengli_xsjcb）、斜降锯齿波模块<niushengli_xjjcb）、6选1选择器<niushengli_mux61）以及反向器<not）组成。

基于FPGA的DDS信号发生器设计随着现代科技的不断发展，数字信号发生器（DDS）已成为各种电子设备中常用的一种功能模块。

使用DDS技术可以生成高质量、高稳定性的各种频率和波形的信号。

而FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，具有高集成度、高速度和灵活性等优势，逐渐成为了实现DDS信号发生器的主要选择之一一、DDS技术概述DDS（Direct Digital Synthesis）技术是一种基于数字直接合成的方法，通过计算机算法精确地合成期望的波形。

它的工作原理是将时钟信号分频得到一系列的离散相位值，再通过查表和插值的方法得到对应的幅值，最后通过一个DAC（Digital to Analog Converter）将数字信号转换为模拟信号输出。

二、基于FPGA的DDS信号发生器设计步骤1.系统架构设计根据DDS信号发生器的要求，确定所需的系统架构。

一般包括时钟模块、相位累加器、查找表、插值器、DAC和控制逻辑等模块。

2.时钟模块使用FPGA内部的资源或外部时钟源生成所需的系统时钟信号。

可以通过时钟分频和PLL（Phase-Locked Loop）锁相环技术来实现对系统时钟的精确控制。

3.相位累加器利用FPGA的寄存器或分频模块实现相位累加功能。

通过周期性地累加相位增量，可以得到DDS信号的相位。

4.查找表利用FPGA内部的RAM（Random Access Memory）存储相位对应的幅值。

根据相位的大小来查找对应的幅值，存储在RAM中。

5.插值器可以通过线性插值或差值的方法对相位查找表的输出进行插值，以提高输出信号的精度和稳定性。

6.DAC将插值器输出的数字信号转换为模拟信号，通过FPGA的IO端口或专用的DAC芯片输出到外部电路。

7.控制逻辑设计合适的控制逻辑，可以通过外部接口或FPGA内部的控制模块来控制DDS信号发生器的频率、幅值、相位偏移等参数。