QuartusII开发环境简介
- 格式:docx
- 大小:428.88 KB
- 文档页数:12
第2章_Quartus_II开发环境的使用Quartus II是一款由英特尔公司开发的集成电路设计软件,广泛应用于数字电路设计和可编程逻辑设备(PLD)的开发环境。
本章将介绍Quartus II开发环境的使用方法,并详细讲解其主要功能和操作流程。
首先,打开Quartus II软件,点击“文件”菜单,然后选择“新建项目”选项。
在出现的对话框中,输入项目名称和存储位置,并选择FPGA芯片型号。
点击“下一步”按钮,然后选择项目类型(一般为“普通VHDL项目”或“普通Verilog项目”),点击“下一步”按钮即可完成项目创建。
接下来,我们需要向项目中添加源文件。
点击“项目”菜单,然后选择“添加文件”选项。
在出现的对话框中,选择需要添加的源文件,点击“确定”按钮。
如果项目中有多个源文件,可以重复操作多次。
在项目中添加源文件后,我们需要进行编译。
点击“编译”菜单,然后选择“编译项目”选项。
Quartus II将对项目中的源文件进行语法检查和综合,并生成目标设备可执行文件。
接下来,我们需要进行功能仿真。
点击“工具”菜单,然后选择“RTL仿真器”选项。
在出现的对话框中,选择仿真源文件和仿真时长,点击“确定”按钮。
Quartus II将对源文件进行仿真,并生成波形图。
波形图生成后,我们可以对设计进行优化。
点击“工具”菜单,然后选择“组合逻辑优化器”选项。
在出现的对话框中,选择设计文件和优化选项,点击“确定”按钮。
Quartus II将对设计进行优化,并生成优化后的电路文件。
优化后的设计可以进行布局布线。
点击“工具”菜单,然后选择“物理编译器”选项。
在出现的对话框中,选择物理约束和布局布线选项,点击“确定”按钮。
Quartus II将根据物理约束对设计进行布局布线,并生成布局布线后的电路文件和报告。
布局布线完成后,我们可以进行时序分析。
点击“工具”菜单,然后选择“时序分析器”选项。
在出现的对话框中,选择设计文件和时钟约束,点击“确定”按钮。
QuartusⅡ的操作与调试说明1 QuartusⅡ概述QuartusⅡ设计软件是Altera公司提供的完整的多平台设计环境,它是Altera公司前一代CPLD/FPGA集成开发环境MAX+PLUSⅡ的更新换代产品。
QuartusⅡ软件不仅继承了MAX+PLUSⅡ工具的优点,更提供了对新器件和新技术的支持,使得设计者能够轻松和前面地介入设计的每一环节。
QuartusⅡ软件能够直接满足特定设计需要,为可编程芯片系统(SOPC)设计提供了全面的设计环境,它是集系统级设计、嵌入式软件开发、可编程逻辑设计于一体的综合性的开发平台。
此外,QuartusⅡ软件可以通过与DSP Builder工具、Matlab/Simulink相结合,方便地实现各种DSP应用系统。
QuartusⅡ软件还支持LPM/Megafunction宏功能模块库,用户可以充分利用成熟的模块,简化设计的复杂性,加快设计速度。
QuartusⅡ软件对第三方EDA 具有良好的支持,除了自身具备仿真功能以外,同时也支持第三方的仿真工具,如ModelSim。
这也使用户可以在设计流程的各个阶段熟悉地掌握第三方EDA工具。
2 QuartusⅡ设计实例QuartusⅡ软件中的工程由所有设计文件和设计文件有关的设置组成。
用户可以使用QuartusⅡ原理图输入方式、文本输入方式、模块输入方式和EDA工具输入等表达自己的电路构思。
2.1 原理图编辑流程1)建立新的工程(1)启动QuartusⅡ用户界面窗口。
(2)指定工程名:如图1 建立新工程所示,依次单击菜单“File”和“New Project Wizard ”,弹出如图2所示的对话框,在该框的第一栏键入工程路径,或者单击按钮,可以选择想要存入的路径;在第二栏项目名称中输入and_2作为当前工程的名字;第三栏是该工程的层次化设计的顶层设计实体名称,它的名称应与工程名一致,同样输入and_2。
(3)选择需要加入的文件和文库:然后单击“Next”按钮(如果文件夹不存在,则系统会提示用户是否创建该文件夹,单击“Yes”按钮后会自动建立)。
1基本简介Quartus II 是Altera公司的综合性PLD/FPGA开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix上使用,除了可以使用Tcl脚本完成设计流程外,提供了完善的用户图形界面设计方式。
具有运行速度快,界面统一,功能集中,易学易用等特点。
Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。
对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外,Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。
Maxplus II 作为Altera的上一代PLD设计软件,由于其出色的易用性而得到了广泛的应用。
目前Altera已经停止了对Maxplus II 的更新支持,Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。
Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具,集成了SOPC和HardCopy设计流程,并且继承了Maxplus II 友好的图形界面及简便的使用方法。
Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。
第二章Quartus II的使用2.1 Quartus II概述Quartus II是Altera公司继MAX+PLUS II后,所提供的FPGA/CPLD开发集成环境,主要针对本公司新器件和大规模FPGA的开发。
Quartus II提供一个容易适应特定设计所需要的完整的多平台设计环境。
它不仅包括FPGA/CPLD设计所有阶段的解决方案,而且也提供可编程片上系统(SOPC)设计的综合性环境。
Quartus II除了保留有MAX+PLUS II的特色外,也可以利用第三方的综合工具,如Synopsys、NativeLink、仿真工具ModelSim等。
2.1.1 设计的主要环节Quartus II可以使设计者完成设计输入、分析与综合、仿真、布局布线、时序分析及编程下载等工作。
下图显示了使用Quartus II进行设计的各主要环节。
全编译图2.1.1 Quartus II进行设计的主要环节这几个环节分别介绍如下:1.设计输入设计输入包括图形输入和硬件描述语言(HDL)文本输入两大类型。
本次实验中主要用到其中的原理图输入和VHDL输入两种方式。
HDL设计方式是现今设计大规模数字集成电路的常用形式,除IEEE标准中VHDL与Verilog HDL两种形式外,还有各自FPGA厂家推出的专用语言,如Quartus II下的AHDL。
HDL语言描述在状态机、控制逻辑、总线功能方面较强;而原理图输入在顶层设计、数据通路逻辑等方面具有图形化强、功能明确等特点。
Quartus II支持层次化设计,可以在一个新的输入编辑环境中调用不同输入设计方式完成的模块,从而完成混合输入设计以发挥二者各自特色。
212.分析与综合在完成设计输入之后,即可对其进行分析与综合。
其中先进行语法的分析与校正,然后依据逻辑设计的描述和各种约束条件进行编译、优化、转换和综合。
最终获得门级电路甚至更底层的电路描述网表文件。
因此,综合就是将电路的高级语言(如行为描述)转换成低级的,可与FPGA/CPLD的基本结构相映射的网表文件或程序。
Quartus Ⅱ---Altera 公司的cpld/fpga 开发集成环境Quartus Ⅱ美国Altera 公司自行设计的第四代PLD 开发软件可以完成PLD 的设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程的全过程同时还支持SOPC (可编程片上系统)设计开发Quartus Ⅱ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。
能够支持逻辑门数在百万门以上的逻辑器件的开发,并且为第三方工具提供了无缝接口。
Quartus Ⅱ支持的器件有:Stratix Ⅱ、Stratix GX 、Stratix 、Mercury 、MAX3000A 、MAX 7000B 、MAX 7000S 、MAX 7000AE 、MAX Ⅱ、FLEX6000、FLEX10K 、FLEX10KA 、FLEX10KE 、Cyclone 、CycloneⅡ、APEX Ⅱ、APEX20KC 、APEX20KE 和ACEX1K 系列。
Quartus Ⅱ软件包的编程器是系统的核心,提供功能强大的设计处理,设计者可以添加特定的约束条件来提高芯片的利用率。
设计流程Quartus Ⅱ设计流程介绍Quartus II 软件的设过程 设计准备器件测试 时序仿真功能仿真 器件编程 设计处理 设计输入(1)建立项目(2)输入设计电路(可采用不同方式)(3)设计编译(4)设计仿真(5)设计下载QuartusⅡ设计流程QuartusⅡ设计流程1.建立项目利用Quartus II提供的新建工程指南可以帮助我们很容易的建立一个工程:①在主菜单上选择File\New Project Wizard 将弹出如下图所示对话框。
加入文件对话框:可以在File空白处选择添入其他已存在的设计文件加入到这个工程中,也可以使用User Library Pathnames按钮把用户自定义的库函数加入到工程中使用。
完成后按Next按钮进入下一步。
④下面弹出的是选择可编程逻辑器件对话框,如下图所示。
QUARTUSII软件概述QUARTUS II软件是一种由Intel公司开发的集成电路设计软件,用于设计和开发可编程逻辑器件(FPGA)和复杂数字集成电路(ASIC)。
它提供了一个全面的设计环境,使得设计师能够实现高性能、高密度的电路,并进行仿真和验证。
2.多种设计方法:QUARTUSII支持多种设计方法,包括原理图设计、硬件描述语言(HDL)设计和高级综合(HLS)设计。
这使得设计师可以根据自己的喜好和需求选择适合自己的设计方法。
3. 支持多种型号和系列的FPGA:QUARTUS II支持多种型号和系列的FPGA,包括Intel Stratix、Intel Arria和Intel Cyclone系列。
这使得设计师可以选择适合自己需求和预算的FPGA设备。
4.强大的优化和验证工具:QUARTUSII提供了一系列的优化和验证工具,使设计师能够在设计过程中进行性能和功耗优化,并确保设计的正确性。
这些工具包括时序分析器、功耗分析器、布局布线工具等。
5. 仿真和验证功能:QUARTUS II提供了一套完整的仿真和验证工具,包括ModelSim仿真器和SignalTap II逻辑分析仪。
设计师可以使用这些工具进行功能验证、时序验证和调试。
7. 兼容性强:QUARTUS II软件兼容主流的操作系统,包括Windows和Linux。
这使得设计师可以在自己喜欢的操作系统上使用这个软件。
总之,QUARTUSII是一款功能强大的集成电路设计软件,提供了丰富的功能和工具,以帮助设计师实现高性能、高密度的电路设计。
它易于使用,支持多种设计方法和FPGA设备,具有强大的优化和验证工具,提供了完整的仿真和验证功能,以及集成的开发环境。
无论是初学者还是专业设计师,都可以通过QUARTUSII来完成他们的电路设计项目。
软件的认识因为我安装的是Quartu sⅡ9.0的软件,所以我就简单写一下我对它的认识。
Quartu sⅡ9.0是Altera公司提供的一套集成了编译、布局布线和仿真工具在内的综合开发环境。
它能完成从代码到物理实现的全部设计流程,支持Altera公司的所有FPGA和CPLD器件,是MaxPlusⅡ的后继版本。
QuartusⅡ简介一、 QuartusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Altera是世界上最大可编程逻辑器件的供应商之一。
QuartusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。
在QuartusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。
二、 QuartusⅡ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。
能够支持逻辑门数在百万门以上的逻辑器件的开发,并且为第三方工具提供了无缝接口。
三、QuartusⅡ支持的器件有:Stratix Ⅱ、Stratix GX、Stratix、Mercury、MAX3000A、MAX 7000B、MAX 7000S、MAX7000AE、MAX Ⅱ、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、Cyclone Ⅱ、APEX Ⅱ、APEX20KC、APEX20KE和ACEX1K系列。
四、QuartusⅡ软件包的编程器是系统的核心,提供功能强大的设计处理,设计者可以添加特定的约束条件来提高芯片的利用率。
在设计流程的每一步,QuartusⅡ软件能够引导设计者将注意力放在设计上,而不是软件的使用上。
同时,自动的错误定位、完备的错误和警告信息,使设计修改变得简单容易。
QuartusⅡ开发系统的特点:▪一、开放的界面QuartusⅡ支持与Cadence,Exemplarlogic,Mentor Graphics,Synplicty,Viewlogic和其它公司所提供的EDA工具接口。
Quartus II开发环境简介
一. Quartus II概述
Quartus II是Altera提供的FPGA/CPLD开发集成环境,Altera是世界最大可编程逻辑器件供应商之一。
Quartus II在21世纪初推出,是Altera前一代FPGA/CPLD集成开发环境MAX+plus II的更新换代产品,其界面友好,使用便捷。
在Quartus II上可以完成设计输入、HDL综合、布线布局(适配)、仿真和下载和硬件测试等流程,它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、快速处理和器件编程。
Altera的Quartus II 提供了完整的多平台设计环境,能满足各种特定设计的需要,也是单芯片可编程系统(SOPC)设计的综合性环境和SOPC开发的基本设计工具,并为Altera DSP开发包进行系统模型设计提供了集成综合环境。
Quartus II设计工具完全支持VHDL、Verylog的设计流程,其内部嵌有VHDL、Verilog逻辑综合器。
Quartus II 也可以利用第三方的综合工具,如Leonardo Spectrum、Synplify Pro、FPGA Complier II,并能直接调用这些工具。
同样,Quartus II具备仿真功能,同时也支持第三方的仿真工具,如ModelSim。
此外,Quartus II与MATLAB和DSP Builder结合,可以进行基于FPGA的DSP系统开发,是DSP硬件系统实现的关键EDA工具。
Quartus II包括模块化的编译器。
编译器包括的功能模块有分析/综合器(Analysis & Synthesis)、适配器(Filter)、装配器(Assembler)、时序分析器(Timing Analyzer)、设计辅助模块(Design Assistant)、EDA网表文件生成器(EDA Netlist Writer)和编辑数据接口(Complier Database Interface)等。
可以通过选择Start Complication 来运行所有的编译器模块,也可以通过选择Start单独运行各个模块。
还可以通过选择Complier Tool(Tools 菜单),在Complier Tool 窗口中运行该模块来启动编辑器模块。
在Complier Tool 窗口中,可以打开该模块的设置文件或报告文件,或打开其他相关窗口。
此外,Quartus II还包含许多十分有用的LPM(Library of Parameterized Modules)模块,它们是复杂或高级系统构建的重要组成部分,在SOPC设计中被大量使用,也可在Quartus II普通设计文件一起使用。
Altera提供的LPM函数均基于Altera器件的结构做了优化设计。
在许多实用情况中,必须使用宏功能模块才可以使用一些Altera特定器件的硬件功能。
例如各类片上存储器、DSP模块、LVDS驱动器、PLL以及SERDES 和DDIO电路模块等。
图1-1中所示的上排是Quartus II编译设计主控界面,它显示了Quartus II自动设计的各主要处理环节和设计流程,包括设计输入编辑、设计分析与综合、适配、编程文件汇编(装配)、时序参数提取以及编程下载几个步骤。
在图1-1下排的流程框图,是与上面的Quartus II设计流程相对照的标准的EDA开发流程。
Quartus II编译器支持的硬件描述语言有VHDL(支持VHDL’87及VHDL’97标准)、Verilog HDL及AHDL(Altera HDL),AHDL是Altera公司自己设计、制定的硬件描述语言,是一种以结构描述方式为主硬件描述语言,只有企业标准。
Quartus II允许来自第三方的EDIF文件输入,并提供了很多EDA软件的接口,Quartus II支持层次化设计,可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块(元件)进行调用,从而解决了原理图与HDL混合输入设计问题。
在设计输入之后,Quartus II的编译器将给出设计输入的错误报告。
Quartus II 拥有良好的设计输入定位器,用于确定文本或图形设计中的错误。
对于使用HDL的设计,可以使用
................
...........
Quartus II 带有的RTL Viewer 观察综合后的RTL 图。
在进行编译后,可对设计进行时序仿真。
在作仿真前,需要利用波形编辑器编辑一个波形激励文件,用于仿真验证时的激励。
编译和仿真经检测无误后,便可以将下载信息通过Quartus II 提供的编程器下载入目标器件中了。
图1-1 Quartus II 设计流程
二.康芯实验箱简介
GW48系列SOPC/EDA 实验开发系统现在有三种型号,分别是GW48-CK 、GK 、PK2,其中
GW48-PK2是最新产品。
该系统的实验电路结构是可控的,即可通过控制接口键,使之改变连接方式以适应不同的实验需要。
因而,从物理结构上看,实验板的电路结构是固定的,但其内部的信息流在主控器的控制下,电路结构将发生变化——重配置。
这种“多任务重配置”设计方案的目的有3个:1、适应更多的实验与开发项目;2、适应更多的PLD 公司的器件;3、适应更多的不同封装的FPGA 和CPLD 器件。
本实验室为GW48-PK2开发系统,它包含GW48-GK 系统全部配置和功能,并增加40P 单片机接口实验模块、标准时钟源,和128X64点阵LCD 液晶显示屏,含液晶显示驱动电路、接口控制电路、负压发生器件和显示缓冲RAM 等,可以十分方便地显示信号波形、瞬态信号、汉字、图象、表达式、各种字母符号、数字等等。
特别适合于需要大信息量显示的EDA 或SOC 实验、现代计算机组成原理实验、基于EDA 的DSP 实验、基于SOPC 的嵌入式系统实验及各类IP 核的验证等等;也特别适合于基于EDA 的创新实验开发。
三.使用步骤
1. 新建一个工程, 注意顶层设计实体名必须与顶层文件名一致.
图形或HDL 编辑
Analysis &
Synthesis
Filter (适配器)
Assembler (编程文件
编程器
设计输入 综合或编辑
适配器件
下载
Timing Analyzer
仿真
图1-3 新建一个工程
2. 选择目标芯片类型.
康芯实验箱(GW48-PK2)使用的是EP1K30TC144-3目标芯片,其它选项采用默认设置。
图1-4 选择目标芯片类型
3.新建一个Verilog文档,如图1-5.
图1-5 新建一个Verilog文档
4. 编辑文档.
注意模块名必须与项目名一致.当文档编辑完成后,先进行保存,然后才能进行编译。
图1-6 编辑文档
5.对编辑好的文档进行完全编译,如图1-7.
图1-7 完全编译
在完全编译情况下,Quartus II 进行4项工作:Analysis & Synthesis、Fitter、Assembler、和 Timing Analysis,并给出相映的信息报告,还可以通过选择Start单独运行这四个模块。
如果有错误产生,可在错误信息报告栏里双击某一错误信息,在程序中确定错误位置,对其进行修改,然后重新保存、编译,直到成功为止。
II 时序仿真
当文档编译成功后,可进行时序仿真,以检测设计的程序是否符合要求。
具体方法如图1-8.
图1-8 时序仿真
7. 在Quartus II 上通过时序仿真后,还需将程序下载到目标芯片中进行硬件测试.本实验使用的芯片是EP1K30TC144-3,引脚绑定如图1-9所示.
第一种方法:
单击进入引脚分配界面,弹出右边的选项框.
双击To下的空白处弹出下拉菜单,并选
择相应的引脚
根据白皮书《EDA/SOPC技术实验讲义》P142,“适用于QuartusⅡ的部分引脚对照表”中,选择GWAK30/50——EP1K30/20/50TQC144的信号名与引脚号,根据P133-P138所选取的工作模式及引脚确定引脚号.工作模式的选定以方便引脚绑定为准.
引脚绑定完成后,需要保存,并重新编译一次.
第二种方法:
单击Pin Planner进入引脚分配界面.
采取引脚托拽的方法进行引脚分配,信号名和引
脚的对应同上.
图1-9 引脚绑定示意图
8. Quaturs II 程序下载
引脚绑定后,经过保存,再次编译,方可下载到可编程器件中.具体操作如图1-10.
打开下载界面
选择下载电缆和JTAG链
下载电缆和JTAG链选择好后,打开实验箱电源,选择工作模式,设置各开关、跳线,然后开始下载。
图1-10 Quartus II 程序下载。