74161引脚功能表

74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：<74ls161引脚图>管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)输入输出C R CP LDEP ET D3D2D1DQ3Q2Q1Q0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 01 ↑ 0 Ф Ф d c b a d c b a1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2Q1Q01 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2Q1Q01 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1<74LS161功能表>从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。

当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。

74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。

合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

161 的清除端是异步的。

当清除端C LEAR 为低电平时，不管时钟端C LOCK 状态如何，即可完成清除功能。

161 的预置是同步的。

当置入控制器L OAD 为低电平时，在C LOCK 上升沿作用下，输出端QA－QD 与数据输入端A－D 相一致。

对于54/74161，当C LOCK 由低至高跳变或跳变前，如果计数控制端E NP、ENT 为高电平，则L OAD 应避免由低至高电平的跳变，而54/74LS161 无此种限制。

74161 引脚功能表
四位同步二进制可预置计数器74LS161的引脚图，逻辑符号及功能表
四位同步二进制可预置计数器74LS161的引脚图，逻辑符号及功能表
图9-21为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中丟是直接清零端，ID是预置数控制端，A3A2A1A0是预置数据输入端，EP和ET是计数控制端，
—I是计数输岀端，RCO是进位输岀端。

74161型计数器的功能表如表9-10所示。

⑻外引线排列图（b）逻辑符号
图9-21 74161型四位同步二进制计数器
由表9-10可知，74161具有以下功能。

①异步清零。

'=0时，计数器输岀被直接清零，与其他输入端的状态无关。

仅供学习与交流，如有侵权请联系网站删除谢谢2
②同步并行预置数。

在R D=1条件下，当丄0 =0且有时钟脉冲CP的上升沿作用时，A3、A、
A、A o输入端的数据d 3、d2、d i、d o将分别被2、2、E、2所接收。

③保持。

在I" =1条件下，当ET・EP=0,不管有无CP脉冲作用，计数器都将保持原有状
态不变。

需要说明的是，当EP=0, ET=1时，进位输岀RCO也保持不变；而当ET=0时，不管EP 状态如何，进位输岀RCO=0
④计数。

当=| =EP=ET=1时，74161处于计数状态。

仅供学习与交流，如有侵权请联系网站删除谢谢3。

74ls161引脚图与管脚功能表资料74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：<74ls161引脚图>管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)<74LS161功能表>从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。

当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。

74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。

合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

二进制计数器电路简单，运算也方便，但人们最习惯的是十进制，所以在应用中常使用十进制计数器。

使用较多的十进制计数器是按照8421BCD码进行计数的电路，计数器由“0000”状态开始计数，每10个脉冲一个循环，也就是第10个脉冲到来时，由“1001”变为“0000”，就实现了“逢十进一” ，同时产生一个进位信号。

74LS160是集成同步十进制计数器，它是按8421BCD码进行加法计数的，74LS160的引脚图、逻辑功能与74LS161相同，只是计数状态是按照十进制加法规律来计数的，因此不再重述。

74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：<74ls161引脚图>管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)输入输出C R CP LDEP ET D3D2D1DQ3Q2Q1Q0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 01 ↑ 0 Ф Ф d c b a d c b a1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2Q1Q01 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2Q1Q01 ↑ 1 1 1 Ф Ф Ф Ф 状态码加1<74LS161功能表>从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。

当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。

74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。

合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

161 的清除端是异步的。

当清除端C LEAR 为低电平时，不管时钟端C LOCK 状态如何，即可完成清除功能。

161 的预置是同步的。

当置入控制器L OAD 为低电平时，在C LOCK 上升沿作用下，输出端QA－QD 与数据输入端A－D 相一致。

对于54/74161，当C LOCK 由低至高跳变或跳变前，如果计数控制端E NP、ENT 为高电平，则L OAD 应避免由低至高电平的跳变，而54/74LS161 无此种限制。