基于Multisim10电子数字钟的设计与仿真

基于multisim 10.0的数字时钟仿真设计一、设计目的1、综合运用数字电路的知识，掌握数字时钟的设计方法。

2、掌握计数器、译码器、分频器的设计原理和设计方法。

3、掌握运用仿真软件multisim 10.0设计综合数字电路的方法。

二、设计意义数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、校时方便、显示直观、无机械传动装置等特点，因而广泛应用于车站、码头、机场、商店等公共场所。

在控制系统中，数字时钟也常用来做定时控制的时钟源。

三、设计要求1、设计一个具有时、分、秒的十进制数字显示的计时器。

2、具有手动校时、校分的功能。

3、通过开关能实现小时的十二进制和二十四进制转换。

4、具有整点报时的功能。

5、用74系列集成电路设计实现6、电路实现的各功能部分用子电路表示。

四、数字时钟的工作原理数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

系统具有时、分、秒的十进制数字显示，因此，应有计数电路分别对“秒脉冲”、“分脉冲”和“时脉冲”计数；由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用二十四进制或十二进制计数器，可实现对一天24h或10h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字时钟的原理框图如图1所示。

图1 数字时钟的原理框图五、单元电路设计单元电路分为小时计时模块、分钟和秒计时模块、整点译码电路、时钟产生电路、校时电路等。

待单元电路设计完成后，将各单元电路进行封装连接得到总体电路，进行总体电路的仿真、调试，最终完成数字时钟的设计。

基于Multisim10——数字电子钟的设计学校：河南理工大学院系: 计算机学院通信工程姓名：罗韬指导老师：苏玉娜日期：2013年01月07日目录一、设计基本要求、设计目的随着现代电子技术的发展，人们正处于一个信息时代，现代信息的存储、处理和传输越来越趋于数字化，数字逻辑几乎应用于每一电子设备或电子系统中。

掌握基数字电路技术基础，已成为当代工科大学生的基本要求。

此次要求是设计一个常用的二十四进制数字电子钟，设计的基本要求如下：1.采用七段数码管显示，显示范围为00时00分00秒到23时59分59秒；2.电路具有时间校正功能，暂停功能。

设计实验平台采用Multisim10软件并进行仿真。

二、基本元器件的选择与原理随着数字电子技术的飞速发展，现已生产出形式各异，功能强大的各种元器件，以满足在不同场合、不同条件下的设计要求。

选择适合自己设计的元器件，可最大程度的实现高效、节能等等要求。

多谐振荡器单稳态触发器和施密特触发器主要用于脉冲的整形，多谐振荡器则用于产生脉冲信号。

而利用555集成定时器，可以方便地构成施密特触发器、单稳态触发器和多谐振荡器，并且带负载能力较强。

此次数字电子钟的计数脉冲则由多谐振荡器提供。

脉冲频率取决于RC定时电路。

在Multisim10下构建多谐振荡器，如下图：振荡周期 T =（R43 + 2*R44 )*C1振荡频率 f = 1/T当 R43=R44=Ω， C1=100nF 时，T≈1ms 。

计数器计数器——用于统计输入脉冲CP个数的电路。

计数器的分类：按照计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器是否与计数脉冲同步可分为同步计数器和异步计数器。

此次设计电子钟统一使用 74LS161 计数芯片。

74LS161 是一种4位二进制同步加法计数器。

（采用下降沿触发方式）74LS161的功能表清零预置使能时钟预置数据输入输出工作模式R D L D EP ET CP D3D2D1D0Q3Q2Q1Q00X X X X X X X X0000异步清零10X X↓d3d2d1d0d3d2d1d0同步置数分秒位实现六十进制电子钟的分秒位是六十进制，在Multisim 中电路设计如图：110X X X X X X保持数据保持11X0X X X X X保持数据保持1111↓X X X X计数加法计数U1（秒数个位）芯片CP端接多谐振荡器，通过与非门实现同步置数、与门与非门共同作用实现向高位进一。

电子技术综合设计报告设计课题：电子数字钟的设计与仿真专业班级：电子信息工程学生姓名：指导教师：设计时间：电子数字钟的设计与仿真设计者指导教师摘要数字钟能经振荡器、计数器、译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来，并且需要校正电路使其准确工作，还可以有定时和报时功能。

研究数字钟及扩大其应用，有着非常现实的意义。

本文在Multisim基础上设计的数字钟，是由数字集成电路构成、用数码管显示。

关键词数字钟振荡器计数器译码显示仿真引言数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。

而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。

数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。

现在主要用各种芯片实现其功能，更加方便和准确。

Multisim 8作为一种高效的设计与仿真平台。

其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。

1 设计任务与要求1.1设计+5V稳压电源；1.2用LED管显示时、分、秒；1.3具有校时功能；1.4具有整点报时功能；1.5具有闹钟功能；1.6应用Multisim仿真软件对电路进行关键元器件参数的选择、主要功能特性的仿真与电路特性分析。

2 方案设计与论证该设计主要由以下几部分组成:震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路[3]。

数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。

要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。

高等教育 课程教育研究·47·过勤工俭学知道父母挣钱的不易，有利于学生的成长也能让学生返校后更加勤奋的学习，其二可以对他们日后的工作多多少少做一些铺垫，至少，熟悉了现在的工作环境后，日后到了工作单位，也不至于太陌生，也就更容易适应新的工作岗位了。

因此在这个立场上许多职校、家长以及学生本人都能坦然接受并鼓励学生本人参与勤工俭学这一成长过程。

二、参与工程中正确看待利与弊，找准自己的位置然而任何事情有利就有弊，就像力的原理力是相互性的；在勤工俭学这一社会活动上同样的在这一点，在这些年职校学生中，做得也不是尽善其美。

在这一活动中有这样一部分学生存在，扛着背包去了一个单位。

一看，啊！怎么就这样啊！和自己想的差的太远了，这是人呆的地方嘛，不干了，就走了。

当然，这算是比较极端的例子。

更多的是，干上一个礼拜、一个月，干上一段时间就走了的，是大有人在。

这里面，学生有原因，某些施工单位也有一定原因。

这个原因，余学生而言、只能说他们初出茅庐、把一切想象的太美好，在真正经历现实社会的时候才会被社会一巴掌扇醒；也不怪学生想象的太美好只能说他们还没经历过社会没有那么好的心态去承受、去迎接新事物。

对此我只是想说：贵在坚持。

每回我都鼓励学生，要坚持，不要老是想着换个单位就好了。

勤工俭学多为电子厂、一天两班制上班时间比较长，大都是这个样子，远离市区，早出晚归，没有星期六、星期天，少有节假日，……定要根据自身的情况，看看是不是真的不能适应。

换而言之不是逃避回家而是就算换一家单位，或许等你换了新的工作环境心里倒又觉得，咋还不如我前面那一家哩！每回有这种情况，我都要调侃学生：“都说人比人气死人，可是你有没有想过别的同学都能做下来为什么自己不能呢？难道自己就比别人差！”对方只是苦笑着摇头，没有言语了。

其实在人生的路上怎么可能一帆风顺，当你感觉累的时候或许你只是在走上坡路，你看见坐在路边休息的同伴很是轻松你心里难道就松懈？可是你忘了他已经在原地踏步，而你还在不断向前；近期网上有段很火的话，砍柴人和放羊人的故事，有人认为砍柴人应该放弃跟放羊人的无效社交，也有人认为砍柴人是在跟放羊人交流经验好知道哪里的柴多，这个故事只是想告诉我们端正自己的心态端正自己的角度；在人生的路上人们或许会选择不同的路走，但唯有一点不该前行的道路上一碰到石头就掉头往家里走，一旦养成这样的心理，想要到达目的地着实有些困难。

m u l t i s i m时钟的设计与仿真The pony was revised in January 2021哈尔滨工业大学数字时钟的设计与仿真目录1．设计要求2. 总电路图及工作原理3.电路组成介绍3.1脉冲形成电路3.2分频电路3.3 60进制计数器及显示电路3.4 24进制计数器及显示电路3.5 时间设置电路4. 电路的测试5. 分析与评价附录：元器件清单1.设计要求本次设计任务是要求用Multisim10.0软件设计一个数字时钟电路，即用数字显示出时间结果。

设计要求如下：(a)以数字形式显示时、分、秒。

(b)小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。

(c)要求能够对时钟进行时间设置。

2. 总电路图及工作原理数字时钟的总电路图如下所示：数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。

电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS90D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。

另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

电路的设计流程图如下所示3.电路组成介绍3.1 脉冲形成电路脉冲形成电路为555计时器组成的振荡电路。

考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。

555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=5kΩ,R2=5KΩ,C=100nF。

(以上设置在实际仿真的时候速度过慢，故在实际仿真中)脉冲形成电路如下所示：3.2 分频电路分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。

数字电子技术课程设计学院：信息工程学院班级：电气二班姓名：刘君宇张迪王应博数字时钟的Multisim设计和仿真一、设计和仿真要求学习综合数字电子电路的设计、实现?基础调研?应用设计、逻辑设计、电路设计?用Multisim软件验证电路设计?分析电路功能是否符合预期，进行必要的调试修改?撰写Project报告，提交Multisim?24???????显示精通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。

在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。

首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。

其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。

调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。

在整个设计中，计数器的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和24进制的计数器。

同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。

总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。

数字电子技术基础感想（分工：完成24小时计时功能）本学期我们学习了数字电子技术基础这门课程，通过一学期的学习，我学习到了cmos门电路，ttl门电路，编码器，译码器，触发器和时序电路等数电专业的知识。

上学期接触过模拟电路的知识，在学习数电后，感受到了两门课很多相同又不同的地方。

老师在学期末给我们布置了一个作业，设计数字电路实现时钟功能的作业。

这次作业结合了大部分本学期所学习的知识，综合性极强。

我们在设计中应用了自动校时，并实现了闹钟的功能。

在扩展功能里，我们的时钟可以显示星期，可以整点报时，闹钟功能实现了彩铃响铃。

基于Multisim的数字钟实验电路的设计与仿真
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。

数字钟电路的设计和仿真，涉及模
拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计
水平，是电子设计和仿真教学的典型案例。

文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。

1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成[1-3]。

振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。

其总体结构图，如图1 所示。

2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。

此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小[4]。

2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。

在此电路中，分频器的功能主要有两个：1) 产生标准脉冲信号;。

基于Multisim的数字时钟的设计及仿真摘要随着电子设计自动化(EDA)技术的发展，开创了利用“虚拟仪器”、“虚拟器件”在计算机上进行电子电路设计和实验的新方法。

Multisim就是一种能够运用这种新方法的软件，因它直观、便捷的特点使其在电子设计中具有广泛的应用。

可以在Multisim软件中进行模拟仿真，避免了实际操作的繁杂和不便，同时节约了实验器材，有助于边学边用，从而学以致用。

而数字时钟具有走时精确、校时方便、设计和使用简单的特点，能实现定时和报时功能，得到了广泛使用。

通过这个数字时钟的仿真，帮助认识其软件作用，深入分析其原理，帮助了解数字时钟工作原理。

对于Multisim软件进行数字时钟的设计和仿真。

我们首先在Multisim软件中创建好数字时钟的总电路图。

然后用该软件中的仿真功能进行仿真。

正确仿真的数字时钟应具有“秒”、“分”、“时”的十进制数字显示，能够随时校正分钟和小时，当时钟到整点时能够进行整点报时，还能够进行定时设置。

关键词：EDA，Multisim，模拟仿真，数字时钟Simulation Discussion of Digital Clock Based on MultisimAuthor: Huang ShengTutor: Si Xiao--pingAbstractAlong with the development of Electronic Design Automation(EDA)，a new way of the electronic circuit design and experiments is created by using virtual instruments and components on computers．Multisim is a software to be able to use this way, because of its intuitive and convenient features of its electronic design with a wide range of applications. Multisim software can be carried out in the simulation, the actual operation to avoid the inconvenience of the complicated and, at the same time to save the experimental equipment, help to learn, and thus apply what they have learned. And go figure, when the clock has precision, school and convenient design and easy to use features, to achieve timing and time functions, have been widely used. Through this figure the simulation clock to help recognize the role of its software, in-depth analysis of its principles, to help understand the working principle of the digital clock.For design and simulation with Multisim software in the digital clock. We first created Multisim software digital clock circuit diagram of the total. And then use the software's simulation features in the simulation. Correct simulation of the digital clock should have "seconds", "sub", "when" the decimal figures, can be corrected at any time minutes and hours, when the bell when the whole point to carry out the whole time, but also can be set from time to time.Key word: EDA，Multisim，Simulation，Digital Clock目录1绪论 (1)1.1 课题背景及目的 (1)1.2 国内外研究状况 (2)1.3 论文的构成及研究内容 (2)2设计方案 (4)3 Multisim 10软件介绍 (6)3.1 Multisim 10软件简介 (6)3.2 Multisim 10软件功能 (6)3.3 Multisim 10软件发展 (6)3.4 Multisim 10软件分析工具 (7)3.5 Multisim 10仿真的基本步骤 (7)3.6 Multisim 10意义 (8)4数字时钟设计及仿真分析 (9)4.1 数字时钟设计概况 (9)4.2 数字时钟设计 (9)4.2.1 小时计时电路 (9)4.2.2 分钟计时电路 (11)4.2.3 校时选择电路 (12)4.2.4 整点译码电路 (13)4.2.5 定时比较电路 (14)4.2.6 脉冲产生和分频电路 (15)4.2.7 整点报时电路 (16)4.3 总体电路设计和仿真分析 (17)4.3.1 总体电路设计 (17)4.3.2 仿真分析 (17)结论 (19)致谢 (20)参考文献 (21)1绪论1.1课题背景及目的EDA就是（Electronic Design Automation，电子设计自动化）的缩写技术已经在电子设计领域得到广泛应用。

基于Multisim的数字时钟仿真设计
Multisim是由National Instruments公司推出的一款仿真电路设计软件，其功能强大、界面友好，能帮助工程师更好地模拟电子电路。

本文介绍了在Multisim中进行数字时钟仿真设计的基本步骤。

在制作数字时钟之前，首先需要进行电路设计，具体步骤如下：
1、确定时钟的频率。

为了使Multisim能正常工作，必须确定正确的输入频率。

2、在Multisim中设置时钟电路。

在Multisim中，可以选择运放IC作为时钟电路的组件，并在模拟真实电路中调节不同的参数，比如时钟信号的频率和阻抗。

4、将时钟信号输出到外部仪器。

当仿真结果符合预期时，就可以将时钟信号输出到仪器中，进行更进一步的测试。

以上就是在Multisim中进行数字时钟仿真设计的基本流程，它能够帮助工程师更好地掌握设计思想，让电路设计更加容易和准确。

数字时钟具有“秒”、“分”、“时”的十进制数字显示，能够随时校正分钟和小时，当时钟到整点时能够进行整点报时，还能够进行定时设置。

其涉及的电路由6部分组成。

（1）能产生“秒脉冲”、“分脉冲”和“时脉冲”的脉冲产生和分频电路；（2）对“秒脉冲”、“分脉冲”和“时脉冲”计数的计数电路；（3）时间显示电路；（4）校时电路；（5）报时电路；（6）定时输入电路和时间比较电路。

由脉冲发生器产生信号通过分频电路分别产生小时计数、分计数、秒计数。

当秒计数满60后，分钟加1；当分满60后，时加1；当时计数器计满24时后，又开始下一个循环技术。

同时，可以根据需要随时进行校时。

把定时信号和显示信号通过比较电路确定能否产生定时报警信号。

显示信号通过整点译码电路产生整点报警信号。

数字时钟设计与开发以及仿真分析：系统具有“时”、“分”、“秒”的十进制数字显示，因此，应有计数电路分别对“秒脉冲”、“分脉冲”和“时脉冲”计数；同时应有时间显示电路，显示当前时间；还应有脉冲产生和分频电路，产生“秒脉冲”、“分脉冲”和“时脉冲”[5]。

系统具有校时功能，因此，应有校时电路，设定数字时钟的当前值。

系统具有整点报时功能，因此，应有译码电路将整点时间识别出来，同时应有报时电路。

系统具有定时功能，因此，应有定时输入电路和时间比较电路。

综上考虑，可如图2.1所示设计数字时钟的电路原理结构图。

图2.1 数字时钟的电路原理结构图如图2.1所示，数字时钟电路有3个开关，它们的功能如下。

（1）S1：S1为瞬态开关，手动输入计数脉冲。

（2）S2：校时/定时/校时选择电路输入选择开关，当开关切换到上触点，为定时输入；当开关切换到中间触点，为校时输入；当开关切换到下触点，为校时选择电路输入。

（3）S3：为计时/校时选择开关，当开关切换到右边触点时，数字时钟为计时状态；当开关切换到左边触点时，数字时钟为校时状态。

左边两个计数器（小时计数、分计数）接收手动输入脉冲，为定时功能设定定时时间。

电子电路Multisim设计和仿真【1 】学院：专业和班级：姓名：学号：数字时钟的Multisim设计和仿真一.设计和仿真请求进修分解数字电子电路的设计.实现和调试1.设计一个24或12小时制的数字时钟.2. 请求：计时.显示准确到秒;有校时功效.采取中小范围集成电路设计.3.施展：增长闹钟功效.二.总体设计和电路框图1.设计思绪1).由秒时钟旌旗灯号产生器.计时电路和校时电路构成电路.2).秒时钟旌旗灯号产生器可由555准时器构成.3).计时电路中采取两个60进制计数器分离完成秒计时和分计时;24进制计数器完成时计时;采取译码器将计数器的输出译码后送七段数码管显示.4).校时电路采取开关掌握时.分.秒计数器的时钟旌旗灯号为校时脉冲以完成校时.2.电路框图三.子模块具体设计1.由555准时器构成的1Hz秒时钟旌旗灯号产生器.由下面的电路图产生1Hz的脉冲旌旗灯号作为总电路的初输入时钟脉冲.图2. 时钟旌旗灯号产生电路2.分.秒计时电路及显示部分在数字钟的掌握电路中,分和秒的掌握都是一样的,都是由一个十进制计数器和一个六进制计数器串联而成的,在电路的设计中我采取的是同一的器件74LS160D的反馈置数法来实现十进制功效和六进制功效,依据74LS160D的构造把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端即可置0,如许就实现了六进制计数.由两片十进制同步加法计数器74LS160级联产生,采取的是异步清零法.显示部分用的是七段数码管和两片译码器74LS48D.图3. 分秒计时电路3.时计时电路及显示部分由两片十进制同步加法计数器74LS160级联产生,采取的是同步置数法,u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经由与非门接两片的置数端.显示部分用的是七段数码管和两片译码器74LS48D.图4. 时计时电路校时电路采取开关掌握时.分.秒计数器的时钟旌旗灯号为校时脉冲以完成校时.如图,当开关A,B闭合,C,D断开时,电路进行正常的计时工作;当开关A,B断开,C,D闭应时,就可以主动进行校时.当然也可以手动校准时光,这是须要不竭地闭合.断开开关,每次只转变一个数.个中C是校时开关,D是较离开关,开关E用来掌握秒得校准,断开时,秒显示为0.图5. 校时电路四.整体电路道理图整体电路共分为五大模块：脉冲产生部分.计数部分.译码部分.显示部分.校时部分.重要由震动器.秒计数器.分计数器.时计数器.BCD-七段显示译码/驱动器.LED七段显示数码管.时光校准电路构成.数字钟数字显示部分,采取译码与二极管串联电路,将译码器.七段数码管衔接起来,构成十进制数码显示电路,即时钟显示.要完成显示须要6个数码管,八段的数码管须要译码器械才干显示,然后要实现时.分.秒的计时须要60进制计数器和24进制计数器,在在仿真软件中产生旌旗灯号可以用函数产生器仿真,频率可以随便调剂.60进制可能由10进制和6进制的计数器串联而成,频率振荡器可以由晶体振荡器分频来供给,也可以由555准时来产生脉冲并分频为1Hz.计数器的输出分离经译码器送显示器显示.计时消失误差时,可以用校时电路校时.校分.图6. 整体电路图五.仿真成果1.1hz脉冲产生电路仿真振荡器可由晶振构成,也可以由555与RC构成的多谐振荡器.由555准时器得到1Hz的脉冲,功效主如果产生尺度秒脉冲旌旗灯号和供给功效扩大电路所须要的旌旗灯号.仿真剖析开端前可双击仪器图标打开仪器面板.预备不雅察被测试波形.按下程序窗口右上角的启动／停滞开关状况为1,仿真剖析开端.若再次按下,启动／停滞升关状况为0,仿真剖析停滞.电路启动后,须要调剂示波器的时基和通道掌握,使波形显示正常.为了便于不雅察特把频率加大.由图可见,所设计的电路可以产生方波.图7(a). 产生1kHz的脉冲波形图7(b). 产生1Hz的脉冲波形2.脉冲输出电压不雅察在内心栏里选用万用表接到555准时电路的输出端,设置万用表输出为直流电压.点击运行按钮,由仿真成果可知脉冲输出电压较稳固,开端小幅度变更,最后稳固在3.33v.与最初设计基底细符.图8. 脉冲数出电压电路3.60进制计数器计数仿真成果如图衔接好电路,点击运行按钮,经由不雅察电路仿真成果所设计的电路是准确的,可以正常工作.计数显示从0到59.当计数器数到59后有一个短暂的60显示,这是异步清零的原因.现实工作后不会消失计数不准的现象.图9. 60进制计数器计数仿真电路4.24进制计数器计数仿真成果给电路加脉冲旌旗灯号源,频率可以加大.如图,频率为1kHz,经由不雅察电路的仿真成果可以看到显示数字是从0到23与设计相符.特殊留意74LS160的衔接.图10. 24进制计数器计数仿真电路5.总体电路仿真成果1). 秒计数向分计数进位仿真.如图衔接好电路,点击运行后,可以看到秒计数计到59后可以向分计数器进位,电路运行正常.2). 分计数向时计数进位仿真.给分计数器的个位计数片上加1kHz的时钟旌旗灯号源,经由运行仿真后,可以看出分位计数到59时可以向时位进位.电路运行正常.6. 开关校时电路仿真成果校时电路由开关.或非门和反相器构成,当 A.B.E闭合,C.D断开时,电路正常计时;当A.B随便,C.D闭应时,时,分主动校时;当手动校不时,每开关一次示数增长1. E开关用来较秒的,闭应时正常工作,断开时秒显示器为零,全部电路不工作.可以起到较秒的感化.经由仿真试验开关设置合理,可以起到预定的后果,可以或许有用地校准时.分.秒.六.结论由震动器.秒计数器.分计数器.时计数器.BCD-七段显示译码/驱动器.LED 七段显示数码管设计了数字时钟电路,经由仿真得出较幻想的成果,解释电路图及思绪是准确的,可以实现所请求的根本功效：计时.显示准确到秒.时分秒校时.七.应用Multisim仿真软件设计领会经由过程对软件Multisim的进修和应用,进一步加深了对数字电路的熟悉.在仿真进程中碰到很多艰苦,但经由过程本身的尽力和同窗的帮忙都一一战胜了.起首,衔接电路图进程中,数码管不克不及显示,后经图形放大后才发明是电路断路了.其次,计划的时刻因元件比较多,整体计划比较艰苦,因子电路不如原电路直不雅,最后在不竭尽力下,终于不必子电路布好全部电路.调试时有的器件在理论上可行,但在现实运行中就无法看到后果,所以得换很多器件,有时无法找出错误便改换器件从新接线以使电路正常运行.在全部设计中,74LS160的接线比较艰苦,重复修正了多次,在卖力进修其用法后采取归零法和置数法设计出60进制和24进制的计数器.同时,在最后仿真时,预置的频率一开端用的是1hz,成果仿真成果反响很慢,后把频率加大,这才在短时光内就能看到全体成果.总之,经由过程此次对数字时钟的设计与仿真,为今后的电路设计打下优越的基本,一些经验和教训,将成为珍贵的进修财宝.第11页，共11页。

哈尔滨工业大学数字时钟的设计与仿真目录1．设计要求2. 总电路图及工作原理3.电路组成介绍3.1 脉冲形成电路3.2 分频电路3.3 60进制计数器及显示电路3.4 24进制计数器及显示电路3.5 时间设置电路4. 电路的测试5. 分析与评价附录：元器件清单1.设计要求本次设计任务是要求用Multisim10.0软件设计一个数字时钟电路，即用数字显示出时间结果。

设计要求如下：(a)以数字形式显示时、分、秒。

(b)小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。

(c)要求能够对时钟进行时间设置。

2. 总电路图及工作原理数字时钟的总电路图如下所示：数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个24进制小时计数器以及6个数字显示器组成。

电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS90D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由24进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。

另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。

电路的设计流程图如下所示3.电路组成介绍3.1 脉冲形成电路脉冲形成电路为555计时器组成的振荡电路。

考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。

555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=5kΩ,R2=5KΩ,C=100nF。

(以上设置在实际仿真的时候速度过慢，故在实际仿真中)脉冲形成电路如下所示：3.2 分频电路分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。

分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。

基于Multisim的数字电子时钟设计报告概述本设计基于Multisim电路仿真软件，设计了一个数字电子时钟。

数字电子时钟是广泛应用于现代社会的计时器，具有精度高、准确性好、可靠性强等优点，能够准确显示时间。

数字电子时钟可以应用于家庭、办公室、超市、机场等场合，广受人们喜爱和使用。

设计该数字电子时钟主要由 4 个数码管、时钟芯片、电容、电阻、晶振等器件组成。

其中，时钟芯片采用DS1302，能够实现时钟和日历的存储和计时功能。

整个电路分为三部分，分别是时钟芯片电路、倍频器电路和驱动器电路。

时钟芯片电路：时钟芯片DS1302由VCC、GND和RST 3个引脚，以及时钟、数据、CE 3个串行通讯接口，共6个引脚构成。

其中，时钟引脚CLK为时钟信号输入端口，数据引脚DAT为数据输入/输出端口，CE引脚为集成电路芯片片选输入端。

时钟芯片电路下图1所示：倍频器电路：由于DS1302时钟输出频率比较低，输出波形为方波，所以需要进行倍频电路扩大幅度。

数字电路中的倍频电路共有两种形式，一种是简单地采用RC电路实现，另一种是采用PLL 电路实现。

本设计采用了RC电路的实现方式来进行自由导通，方便实现调试。

倍频器电路下图2所示：由上一级的4位BCD码信号控制，产生位选、段选信号来控制数码管。

本电路采用CD4511 BCD-7段译码器驱动四个带数码管。

CD4511 BCD-7段译码器的输入端口为高电平有效 BCD码，输出端口为低电平有效的各段线，控制四个带数码管的位选信号和段选信号。

驱动器电路下图3所示：结果通过Multisim仿真，我们成功设计出了一个数字电子时钟。

这个时钟能够准确地显示当前的时间，并且操作简单、使用方便，展现出数字电子时钟的精准、准确、稳定的特性。

结论本设计采用Multisim仿真，成功设计了一个数字电子时钟。

在实验中，确保各组件的正确接线，并逐步排查问题，使得整个电路实现的稳定可靠、准确无误。

这个数字电子时钟具有结构简单、响应迅速、精度高、显示亮度高等优点，能够满足不同场合的使用需求。

基于Multisim10的数字钟设计【摘要】Multisim10是EDA的最新电子电路仿真软件版本，该软件具有完整的混合模拟与数字信号模拟的功能。

本文介绍了利用Multisim10电子电路仿真软件设计的数字钟。

【关键词】Multisim10；计数电路；译码驱动电路引言随着集成电路制造技术日新月异的变化，电子电路的设计日趋复杂。

为了能在电路付诸实现之前，利用电子电路仿真设计软件进行电路模拟与分析，并进行输入与输出信号响应的验证，可有效地节省产品开发的时间与成本。

Multisim10是著名的电路设计与仿真软件，Multisim10元件库丰富，虚拟测试仪器仪表种类齐全，功能强大，使用方便。

本文就是利用Multisim10仿真软件设计由脉冲信号源、计数电路、译码驱动电路及显示电路组成数字钟。

1.设计方案1.1电路图1.2工作原理框图：本电路主要由脉冲信号源、计数电路、译码驱动显示电路组成。

2.数字钟的基本原理电路的工作原理：由脉冲信号作为数字钟的振源，秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按“12翻1”的规律计数。

计数器的输出经译码器送到显示器。

2.1计数电路数字钟的计数电路是用两个六十进制计数由74HC390异步计数器电路和“12翻1”计数电路实现的。

数字钟的计数电路可以用两个74HC00与非门反馈清零。

当计数器正常计数，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应的循环计数。

如分、秒计数，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。

（1）秒个位计数单元为10进制计数器，只需将QA与INB相连即可。

INA 与1KHz的信号源相连，QD可作为向上的进位信号十位计数单元的INA相连。

秒十位计数单元为6进制计数器，需要进制转换。

将QC可作为向上的进位信号与分个位的计计数单元的INA相连。

基于Multisim10——数字电子钟的设计学校：河南理工大学院系: 计算机学院通信工程姓名：罗韬指导老师：苏玉娜日期：2013年01月07日目录一、设计基本要求、设计目的随着现代电子技术的发展，人们正处于一个信息时代，现代信息的存储、处理和传输越来越趋于数字化，数字逻辑几乎应用于每一电子设备或电子系统中。

掌握基数字电路技术基础，已成为当代工科大学生的基本要求。

此次要求是设计一个常用的二十四进制数字电子钟，设计的基本要求如下：1.采用七段数码管显示，显示范围为00时00分00秒到23时59分59秒；2.电路具有时间校正功能，暂停功能。

设计实验平台采用Multisim10软件并进行仿真。

二、基本元器件的选择与原理随着数字电子技术的飞速发展，现已生产出形式各异，功能强大的各种元器件，以满足在不同场合、不同条件下的设计要求。

选择适合自己设计的元器件，可最大程度的实现高效、节能等等要求。

多谐振荡器单稳态触发器和施密特触发器主要用于脉冲的整形，多谐振荡器则用于产生脉冲信号。

而利用555集成定时器，可以方便地构成施密特触发器、单稳态触发器和多谐振荡器，并且带负载能力较强。

此次数字电子钟的计数脉冲则由多谐振荡器提供。

脉冲频率取决于RC定时电路。

在Multisim10下构建多谐振荡器，如下图：振荡周期 T =（R43 + 2*R44 )*C1振荡频率 f = 1/T当 R43=R44=Ω， C1=100nF 时，T≈1ms 。

计数器计数器——用于统计输入脉冲CP个数的电路。

计数器的分类：按照计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器是否与计数脉冲同步可分为同步计数器和异步计数器。

此次设计电子钟统一使用 74LS161 计数芯片。

74LS161 是一种4位二进制同步加法计数器。

（采用下降沿触发方式）74LS161的功能表清零预置使能时钟预置数据输入输出工作模式R D L D EP ET CP D3D2D1D0Q3Q2Q1Q00X X X X X X X X0000异步清零10X X↓d3d2d1d0d3d2d1d0同步置数分秒位实现六十进制电子钟的分秒位是六十进制，在Multisim 中电路设计如图：110X X X X X X保持数据保持11X0X X X X X保持数据保持1111↓X X X X计数加法计数U1（秒数个位）芯片CP端接多谐振荡器，通过与非门实现同步置数、与门与非门共同作用实现向高位进一。