下载文档原格式
目录4位全加器设计报告一、设计原理全加器是指能进行加数、被加数和低位来的进位信号相加，并依照求和结果给出该位的进位。
4位加法器能够采纳4个以为全加器级连成串行进位加法器，如以下图所示，其中CSA为一名全加器。
显然，关于这种方式，因高位运算必需要等低位进位来到后才能进行，因此它的延迟超级可观，高速运算无法胜任。
A和B为加法器的输入位串，关于4位加法器其位宽为4位，S为加法器输出位串，与输入位串相同，C为进位输入（CI）或输出（CO）。
实现代码为：全加器真值表如下：输入输出Xi Yi Ci-1 Si Ci0 0 0 0 00 0 1 1 0output[3:0]sum;output cout;input[3:0]ina,inb;input cin;assign {count,sum}=ina+inb+cin;endmodule二、设计目的⑴熟悉开发环境，把握工程的生成方式。
⑵熟悉SEED-XDTK XUPV2Pro实验环境。
⑶了解Verilog HDL语言在FPGA中的利用。
⑷了解4位全加器的Verilog HDL语言实现。
三、设计内容用Verilog HDL语言设计4位全加器，进行功能仿真演示。
四、设计步骤1、创建工程及设计输入。
⑴在E：\progect\目录下，新建名为count8的新工程。
⑵器件族类型（Device Family）选择“Virtex2P”器件型号（Device）选“XC2VP30 ff896-7”综合工具（Synthesis Tool）选“XST(VHDL/Verilog)”仿真器（Simulator）选“ISE Simulator”⑶下面一直next和确信。
⑷设计输入：在源代码窗口中单击右键，在弹出的菜单被选择“New Source”,在弹出的对话框被选择“Verilog Moudle”，在右端的“File name”中输入源文件名adder4，下面各步单击“Next”按钮。
实验报告课程名称：EDA技术与VHDL实验题目：四位加法器设计班级学号：姓名：成绩：一、实验目的 ..................................................................................... - 1 -二、实验任务 ..................................................................................... - 1 -三、系统总体设计 ............................................................................. - 1 -四、VHDL程序设计......................................................................... - 1 -1. 用原理图输入方式设计半加器 ................................................ - 2 -2. 全加器的设计 ............................................................................ - 4 -3.4位全加器的设计 ....................................................................... - 5 -五、仿真 ............................................................................................... - 5 -六、仿真结果分析 ............................................................................... - 6 -一、实验目的熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计把握文本和原理图输入方式设计的详细流程。
EDA原理图输入法设计4位全加器实验课程名称：EDA实验_实验项目名称用原理图输入法设计4位全加器实验成绩实验者专业班级组别同组者实验日期一、实验目的熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
二、实验内容和步骤1：完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。
键1、键2、键3（PIO0/1/2）分别接ain、bin、cin；发光管D2、D1（PIO9/8）分别接sum 和cout。
2：建立一个更高层次的原理图设计，利用以上获得的1位全加器构成4位全加器，并完成编译、综合、适配、仿真、和硬件测试。
建议选择电路模式1（附图F-2）：键2、键1输入4位加数：键4、键3输入4位被加数：数码6和数码5显示加和：D8显示进位cout。
三、实验仪器Quartus II软件四、实验原理一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低一位全加器仿真波形如下图所示：3.四位全加器原理图如下所示：四位全加器波形图如下所示：五、实验小结通过此次实验，对Quartus II软件有了更加深入的认识，能较为熟练的使用。
在开始仿真的时候，要先弄清原理，接下来的线路连接就较为简单了。
设计顶层文件也是一个重要的知识点，掌握好之后对后面的设计有很大的帮助。
同时对时序仿真部分也要了解相关的步骤设置才能得到最终的仿真结果。
经过反复的联系，全加器的仿真图能很好的掌握并得出正确的仿真结果，对EDA的相应知识点也能很好的掌握，而且能熟练的使用Quartus II，这些对我都有很重要的意义。
信商《EDA》课程设计题目：四位加法器设计学号： 200906024245姓名：梁晓群班级：机自094指导老师：韩晓燕2011年12月28日—2011年12月30日目录摘要----------------------------------3 EDA简介---------------------------3 概述----------------------------------4 1.1目的与要求-------------------4 1.2实验前预习-------------------4 1.3设计环境----------------------5 四位全加器的设计过程----------5 2.1 半加器的设计-----------------6 2.2一位全加器的设计-----------9 2.3四位全加器的设计----------11 收获与心得体会----------------13摘要本文主要介绍了关于EDA技术的基本概念及应用，EDA设计使用的软件Quartus7.2的基本操作及使用方法，以及半加器、1位全加器和四位全加器的设计及仿真过程。
EDA简介EDA的概念EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作.EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。
基于FPGA的四位加法器设计4位加法器设计。
取开发板上的4位按键作为4位被加数，取4位拨码开关作为4位被加数，其中8个led灯取5位作为输出结果，led0-led3作为相加的结果，led4作为进位（LED亮表示低电平0，LED灭表示高电平1，）数码管以十进制数显示被加数，加数和相加的结果。
包括vhdl文件、和vwf文件。
利用两组按键作为两个加数输入，用数码管做加数显示和结果显示，开发板上只有4个数码管，但加数都是两位的，所以只能做轮流显示，用“=”键做显示切换。
程序如下：library ieee;use ieee.std_logic_unsigned.all;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;entity adder_4 isport(clk:in std_logic; --时钟输入，应该输入分频后的clkenter:in std_logic; --显示切换，可以理解位“=”键clear:in std_logic; --清除键，预留接口可扩展key_num1:in std_logic_vector(3 downto 0); --加数1key_num2:in std_logic_vector(3 downto 0); --加数2duan:out std_logic_vector(6 downto 0); --输出结果wei:out std_logic_vector(3 downto 0);led5:out std_logic_vector(4 downto 0) --led结果显示);end entity;architecture fun of adder_4 issignal num1,num2:std_logic_vector(3 downto 0); --中间信号定义signal add_num1: integer range 15 downto 0;signal add_num2: integer range 15 downto 0;signal add_sum: integer range 30 downto 0;signal ten_data:integer range 9 downto 0;signal add_num1ge,add_num1shi,add_num2ge,add_num2shi,sumge,sumshi:integer range 9 downto 0;signal wei_data:integer range 0 to 3;beginduan<="1000000"when ten_data=0 else --显示部分，数码管共阳"1111001"when ten_data=1 else"0100100"when ten_data=2 else"0110000"when ten_data=3 else"0111001"when ten_data=4 else"0010010"when ten_data=5 else"0000010"when ten_data=6 else"1111000"when ten_data=7 else"0000000"when ten_data=8 else"0010000";process(clk,clear,enter,key_num1,key_num2,num1,num2,add_num1ge,add_num1shi,add_n um2ge,add_num2shi,sumge,sumshi)beginif clear = '0' thenadd_num1<=0;add_num2<=0;add_sum<=0;else--if key_num1/="1111" or key_num2/="1111" thennum1<=not key_num1;num2<=not key_num2;--加数处理，二进制转十进制。
本科实验报告课程名称：EDA技术与FPGA应用设计实验项目：4位二进制加法计数器实验地点：跨越机房专业班级：学号：学生姓名：指导教师：2012年6 月20 日一、实验目的：1．学习时序电路的VHDL描述方法。
2．掌握时序进程中同步、异步控制信号的设计。
3．熟悉EDA的仿真分析和硬件测试技术。
二、实验原理：设计一个含计数使能、异步复位和并行预置功能的4位加法计数器，RST是异步复位信号，高电平有效；CLK是时钟信号；当使能信号ENA为“1”'时，加法计数，COUT为计数进位输出，OUTY为计数输出。
三、实验内容：1．编写4位二进制加法计数器的VHDL程序。
2．在ispDesignEXPERT System上对编码器进行仿真。
3．将输入引脚连接到拨码开关，时钟输入锁定到相应频率的时钟信号，输出连接到发光二极管，下载后在实验板上验证其功能，记录实验结果。
四、实验程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALLUSE IEEE.STD_LOGIC_UNSIGNED.ALLENTITY CNT4B ISPORT(CLK:IN STD_LOGIC；RST:IN STG_LOGIC;ENA:IN STD_LOGIC;OUTY:OUT STD_LODGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END CNT4B;ARCHITECTURE BEHAV OF CNT4B ISSIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK,RST,ENA)BEGINIF RST=’1’THEN CQI<=”0000”;ELSIF CLK’EVENT AND CLK=’1’THENIF ENA= ’1’THEN CQI<=CQI+1;ENG IF;END IF;OUTY <= CQI;END PROCESS P_REG;COUT<= CQI(0) AND CQI(1) AND CQI(2) AND CQI(3); END BEHAV;五、仿真结果：1.时序图：2.功能图：六、心得体会：通过本实验，让我对VHDL编程有了一定的了解和认识，让我初步学习了VHDL的编写及调试过程，实验中有错误产生，但是经过细心的改正，解决了问题，希望下次实验能有更大的提高。
eda课程设计论文4位全加器一、教学目标本课程的目标是让学生理解并掌握全加器的工作原理和设计方法，能够运用数字逻辑设计出功能完整的全加器。
知识目标：使学生了解全加器的功能和作用，理解其内部电路的工作原理，掌握全加器的真值表和布尔表达式。
技能目标：培养学生运用数字逻辑设计简单电路的能力，能够独立完成全加器的设计和仿真。
情感态度价值观目标：培养学生对电子技术的兴趣，提高学生解决问题的能力，培养学生的创新精神和团队协作精神。
二、教学内容本课程的教学内容主要包括全加器的功能和工作原理、全加器的真值表和布尔表达式、全加器的设计和仿真。
首先，讲解全加器的功能和作用，通过具体的实例让学生了解全加器在计算机中的重要性。
然后，讲解全加器的内部电路工作原理，使学生理解全加器是如何实现加法的。
接下来，介绍全加器的真值表和布尔表达式，让学生掌握全加器的工作原理。
最后，讲解全加器的设计和仿真方法，培养学生运用数字逻辑设计电路的能力。
三、教学方法为了提高学生的学习兴趣和主动性，本课程将采用多种教学方法，包括讲授法、讨论法、案例分析法和实验法。
首先，通过讲授法向学生传授全加器的理论知识，使学生了解全加器的基本概念和工作原理。
然后，通过讨论法引导学生进行思考和讨论，提高学生的理解能力。
接下来，通过案例分析法分析实际案例，使学生了解全加器在计算机中的应用。
最后，通过实验法让学生动手设计和仿真全加器，提高学生的实践能力。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将选择和准备适当的教学资源，包括教材、参考书、多媒体资料和实验设备。
教材：选用《数字逻辑设计》作为主教材，系统地介绍全加器的理论知识。
参考书：推荐《计算机组成原理》等参考书，供学生深入学习和参考。
多媒体资料：制作全加器的原理讲解和设计过程的视频，通过动画和图像等形式直观地展示全加器的工作原理。
实验设备：准备数字逻辑设计实验室，提供全加器的设计和仿真实验所需设备。
eda4位加法课程设计一、课程目标知识目标：1. 学生能理解并掌握4位加法的基本概念和原理；2. 学生能够掌握并运用EDA工具进行4位加法电路的设计与实现；3. 学生能够理解并描述4位加法器的工作原理及其在各种电子设备中的应用。
技能目标：1. 学生能够运用所学知识，独立完成4位加法电路的设计和搭建；2. 学生能够运用EDA工具进行电路仿真，分析并解决4位加法电路中可能出现的实际问题；3. 学生通过实践操作，提高逻辑思维能力和问题解决能力。
情感态度价值观目标：1. 学生在学习过程中，培养对电子技术和数字电路的兴趣和热情；2. 学生通过团队协作，培养合作精神和沟通能力；3. 学生在实践过程中，认识到科技对社会发展的作用，增强创新意识和责任感。
课程性质：本课程为电子设计自动化（EDA）相关课程，旨在让学生掌握4位加法电路的设计与实现，提高学生的实践操作能力和逻辑思维能力。
学生特点：学生处于初中阶段，对电子技术有一定的好奇心，但可能对具体操作和理论知识掌握不足。
教学要求：结合学生特点，注重理论与实践相结合，通过实例分析和动手操作，使学生能够扎实掌握4位加法电路的相关知识。
同时，关注学生的情感态度价值观培养，提高学生的综合素质。
在教学过程中，将课程目标分解为具体的学习成果，便于教学设计和评估。
二、教学内容1. 4位加法电路基本原理：包括全加器、半加器的概念，4位加法器的工作原理及其在不同进位模式下的特点。
- 教材章节：第三章第三节《加法器的设计与应用》2. EDA工具的使用：介绍并练习使用EDA工具进行4位加法电路的设计、仿真和验证。
- 教材章节：第五章《电子设计自动化工具》3. 4位加法电路的设计与实现：- 教学内容：指导学生利用EDA工具进行4位加法电路的设计，包括原理图绘制、电路仿真和波形分析。
- 教材章节：第四章《数字电路设计与实现》4. 实践操作与问题分析：- 教学内容：组织学生进行4位加法电路的搭建，分析并解决实际操作中遇到的问题。
EAD课程设计《四位加法器设计》*名：***学号：********专业：电子信息工程班级：093252指导教师：**2012年11月8日目录一、摘要 ..................................................................................................... 3\二、设计目的 (4)三、设计要求 (4)四、设计环境 (4)五、设计内容 (5)5.1、全加器原理图 (5)5.2、四位加法器原理图 (5)5.2、一位全加器 (6)5.3、四位加法器 (8)六、心得体会 (12)七、参考文献 (12)附录 (13)一、摘要随着电子技术和计算机技术的飞速发展，电子线路的设计工作也日益显得重要。
经过人工设计、制作实验板、调试再修改的多次循环才定型的传统产品设计方法必然被计算机辅助设计所取代，因为这种费时费力又费资源的设计调试方法既增加了产品开发的成本，又受到实验工作场地及仪器设备的限制。
20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
四位加法器设计范文四位加法器是一种用于执行四位二进制数加法的数字电路。
它可以通过将四个单独的一位加法器相连来实现。
每个一位加法器接收两个输入位和进位位，并输出一个和位和一个进位位。
四位加法器还需要一个额外的输入位作为最高位的进位位，以便处理溢出情况。
1.第一步：设计一位全加器全加器是执行两个输入位和一个进位位的加法操作，并输出一个和位和一个进位位。
它可以使用两个半加器和一个或门来实现。
半加器有两个输入位a和b，以及两个输出位s和c。
其中，s为和位，c为进位位。
半加器的真值表如下：a，b，s，c---，---，---，---0，0，0，00，1，1，01，0，1，01，1，0，1将两个半加器串联起来，可以得到一个全加器。
全加器的真值表如下：a ，b ，c ， s ， carry---，---，---，---，-------0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，12.第二步：设计四位加法器四位加法器可以通过将四个全加器相连来实现。
它有四个输入位a3、a2、a1和a0，四个输入位b3、b2、b1和b0，一个输入位carry_in，四个输出位s3、s2、s1和s0，一个输出位carry_out。
其中，s3为最高位的和位，carry_out为溢出位。
首先，将a0和b0送入第一个全加器，得到s0和carry_out_0。
然后，将a1、b1和carry_out_0送入第二个全加器，得到s1和carry_out_1、同样地，将a2、b2和carry_out_1送入第三个全加器，得到s2和carry_out_2、最后，将a3、b3和carry_out_2送入第四个全加器，得到s3和carry_out。
3.第三步：使用多路选择器处理溢出当四位加法器出现溢出时，carry_out为1、为了处理溢出情况，我们可以使用一个多路选择器。
