第3章 存储器

第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。

(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。

(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。

(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。

(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。

(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。

(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。

(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。

(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。

(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。

四川警安职业学院标准教案纸
图3-8 P沟道EPROM结构示意图
管子用于存储矩阵时，一个基本存储元电路如图3-8(b)所示，这种电路所组成的存储矩阵”。

当写入“0”时，在D和S极之间加上25V高压，另外加上编程脉冲
所选中的单元在这个电压作用下，D，S之间被瞬时击穿，于是有电了通过绝缘层注入到硅栅。

因为硅谷栅被绝缘层包围，故注入的电子无处泄漏，硅谷栅变负，于是就形成了导电沟道。

0”。

图3-9 2716 型EPROM 结构方框图
出于存储器材片容量为2K×8位，故用11条地址线，7条用于行译码，4条用于列译码。

EPROM还可以工作在功耗下降方式。

此时功耗525mW下降到
对机器工作十分有利。

这可以在PD/PGM输入端输入一个TTL的高电平信号来实现，此时
工作在高阻状态。

在正常工作情况下，CS端与PD/PGM端是连在一起的，因此，没有选取中的片子就工作。

第3章内部存储器1．名词解释随机存储器：简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进行读/写操作。

随机存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。

按照存放信息原理的不同，随机存储器又可分为静态和动态两种。

只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入新的信息的存储器。

位扩展：位扩展是指用多个存储器器件对字长进行扩充。

位数的扩展是利用芯片的并联方式来实现的，各存储芯片地址线、片选端和读写控制线并联，数据端单独引出。

全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。

相联存储器地址映像：地址映像的功能是应用某种函数把CPU发送来的主存地址转换成Cache的地址。

地址映象方式通常采用直接映象、全相联映象、组相联映象三种方式。

Cache：高速缓冲存储器。

虚拟存储器：虚拟存储器（VirtualMemory）又称为虚拟存储系统，是以存储器访问的局部性为基础，建立在主存一辅存物理体系结构上的存储管理技术。

它是为了扩大存储容量，把辅存当作主存使用，在辅助软、硬件的控制下，将主存和辅存的地址空间统一编址，形成个庞大的存储空间。

程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。

存储器宽带：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm 表示。

它标明了一个存储器在单位时间内处理信息的能力。

存取时间：存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。

逻辑地址：用户可以像使用内存一样利用虚拟存储器的辅存部分。

物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址（Physical Address）。

2．填空题（1）随机存储器RAM主要包括静态随机存储器和动态随机存储器两大类。

第3章-存储管理-练习题第3章存储管理3.1 计算机系统中的存储器3.2 重定位1.主存的地址空间常称为P39 （ C ）A.逻辑地址空间B.程序地址空间C.物理地址空间D.相对地址空间2.⽀持程序浮动的地址转换机制是P40 （ D ）A. 页式地址转换B. 段式地址转换C. 静态重定位D. 动态重定位3.要保证⼀个程序在主存中被改变了存放位置后仍能正确执⾏，则对主存空间应采⽤下列哪个技术。

（ B ）A．静态重定位B．动态重定位C．动态分配D．静态分配4.动态重定位是在下列哪种情况下完成的（ C ）A. 作业执⾏前集中⼀次B．作业执⾏过程中集中⼀次C．作业执⾏过程中D．作业执⾏过程中由⽤户完成5.采⽤静态重定位⽅式装⼊的作业，在作业执⾏过程中进⾏地址转换的是（ B ）A. 由软件和硬件相互配合B. 由软件独⽴C. 只需要硬件D. 不需要3.3 单⽤户连续存储管理6.在以下存贮管理⽅案中，不适⽤于多道程序设计系统的是（ A ）A. 单⽤户连续分配B. 固定式分区分配C. 可变式分区分配D. 页式存贮管理7.MS-DOS的内存空间采⽤的存储管理⽅式是（ D ）A．固定分区B．可变分区C．页式D．单连续3.4 固定分区存储管理8.采⽤固定分区⽅式管理主存储器的最⼤缺点是（ B ）A．不利于存储保护B．主存空间利⽤率不⾼C．要有硬件的地址转换机构D．分配算法复杂9.下⾯的存储管理⽅案中，可以采⽤静态重定位的是（ A ）A．固定分区B．可变分区C．页式D．段式3.5 可变分区存储管理10.每次分配时总是顺序查找空闲区表，找到第⼀个能满⾜作业长度要求的空闲区，此种分配算法称为（ A ）A. 最先适应分配算法B. 最优适应分配算法C. 最坏适应分配算法D. 随机适应分配算法11.在可变分区存储管理中，为了实现主存的空间分配，应设置（ D ）A．页表B．段表C．位⽰图D．空闲区表12.在可变分区分配⽅案中，为了实现主存的空间分配，管理采⽤（ D ）A．页表B．段表C．段表＋页表D．分区分配表＋空闲区表13.在可变式分区存储管理中，某作业完成后要收回其主存空间，该空间可能与相邻空闲区合并，在修改空闲区表时使空闲区数不变且空闲区起始地址不变的情况是（ C ）A．⽆上邻空闲区也⽆下邻空闲区B．有上邻空闲区但⽆下邻空闲区C．⽆上邻空闲区但有下邻空闲区D．有上邻空闲区也有下邻空闲区14.在⼀个可变分区存储管理中，最坏适应分配算法宜将空闲区表中的空闲区按下列次序排列的是（ D ）A．地址递增B．地址递减C．长度递增D．长度递减15.可变分区⽅式常⽤的主存分配算法有：最先适应、最优适应和最坏适应分配算法，其中，按分区⼤⼩排序组织空闲区表的是（ B ）A. 最先适应和最坏适应B. 最优适应和最坏适应C. 最先适应和最优适应D. 最先适应、最优适应和最坏适应3.6 页式虚拟存储管理16.实现虚拟存储器的⽬的是（ A ）A．扩充主存容量B．扩充辅存容量C．实现存储保护D．加快存取速度17.分页式存储管理时，每读写⼀个数据，要访问主存（ B ）A. 1次B. 2次C. 3次D. 4次18.在存储管理的各⽅案中，可扩充主存容量的管理⽅案是（ D ）A. 固定式分区分配B. 可变式分区分配C. 页式存储管理D. 分页虚拟存储管理19.页式存储管理中的页表是由（ C ）A. ⽤户建⽴B. 编译程序建⽴C. 操作系统建⽴D. 编辑程序建⽴20.在页式虚拟存储管理中，为实现地址变换，应建⽴（ C ）A. 空闲区表B. 分区分配表C. 页表D. 段表21.在采⽤页式存储管理的系统中，（ B ）A. 不可以把作业分散到⼏个不连续的主存区域B. 不需要采⽤移动技术移动作业区C. 不需要硬件⽀持 D .不采⽤动态重定位的⽅式装⼊作业22.在页式存储管理⽅案中，为地址转换提供依据需建⽴（ A ）A．页表B．段表C．段表和页表D．空闲区表23.LRU页⾯调度算法是选择先调出的页⾯是（ B ）A．最近才使⽤的B．最久未被使⽤的C．驻留时间最长的D．驻留时间最短的24.如果处理器有32位地址，则它的虚拟地址空间为（ B ）A. 2GBB. 4GBC. 640KBD. 16MB25.在请求页式存储管理中，产⽣缺页中断是因为查找的页不在（ B ）A. 外存中B. 虚存中C. 内存中D. 地址空间中26.采⽤段式存储管理的系统中，若地址⽤24位表⽰，其中8位表⽰段号，则允许每段的最⼤长度是（ B ）A. 224B. 216C. 28D. 2321.把逻辑地址转换成绝对地址的⼯作称为。

TMS320C54x系列DSP的CPU与外设——第3章存储器第3章存储器本章介绍了TMS320C54x DSP存储器的构成和操作。

⼀般来说，C54x器件共有192K 16位字的存储窨，这个空间分成3个专⽤的部分：64K字程序、64K字数据和64K字I/O⼝。

在某些C54x器件中，存储器结构已经通过重叠和分页的⽅法加以改变，这样就增加了存储器空间的容量。

C54x体系结构上的并⾏特点和⽚内RAM的双存取能⼒使C54x可以在任意给定的机器周期内同时进⾏4个存储器操作：⼀条指令的读取操作、两个操作数读操作以及⼀个操作数写操作。

在⽚内存储器中操作有如下⼏个优点：Higher performance because no wait states are requiredLower cost than external memoryLower power than external memoryThe main advantage of operating from off-chip memory is the ability to access a larger memory space.3.1 存储器空间C54x DSP的存储器划分成3种独⽴可选的空间：程序、数据和I/O。

这些空间中的RAM、ROM、EPROM、EEPROM或者存储器映射的外设可以位于⽚内或⽚外。

程序存储器中包含要执⾏的指令和执⾏指令时所需的表，数据存储器空间存储指令所需的数据，I/O存储空间连接外部的存储器映射外设，也可作外部数据存储空间。

按芯⽚各类的不同，C54x的⽚内存储器有这样⼏种类型：双存取RAM(DARAM)、单存取(SARAM)、双向共享RAM和ROM。

RAM总是映射到数据空间，但也可以映射到程序空间。

ROM可以被激活并映射到程序空间，也可部分映射到数据空间。

在CPU状态寄存器中有3位影响存储器的结构。

这3位产⽣的影响因器件不同⽽不同。

第 三 章 存 储 器习题答案一、填空题1、某存储器模块的容量为64K 字节，若采用2164（64K ×1位）组成，则需要2164 8 片，若改用2764（8K ×8位），则需 8 片。

解答：容量单个存储器芯片的存储存储器系统的存储容量=片个数构成存储器系统所需芯所以：64*82164=864*1K bitK bit=所需芯片个数片64*82764=88*8K bitK bit=所需芯片个数片2、1K ⅹ8位的RAM 芯片有 10 条地址线， 8 条数据线，若用其组成16K ⅹ8位存储器需要 16 片。

解答：存储单元的个数（字长）通常与地址线的位数相关，每个存储单元存储的二进制位数（位数）与数据线的位数相关。

存储容量为1K*8bit （8K*8位），表示每片RAM 有1K 个存储单元（K 1210=），每个存储单元存储8位二进制数，也可以写为1KB （B 表示8位二进制数，即1个字节Byte ），因此该RAM 芯片有10根地址线（A 0-A 9），8根数据线（D 0-D 7）。

3、现要用6116SRAM 芯片构成8K ×32位的存储器，共需此种芯片 16 片。

解答：8*326116=162*8K bitK bit=所需芯片个数片二、选择题1、SRAM 芯片6116的３个信号CE 、OE 、WE 电平分别为 时，6116的工作方式为读出。

（ D ）Ａ．1，0，0 Ｂ．0，0，0 Ｃ．0，1，1 Ｄ．0，0，1解答：３个信号CE 、OE 、WE 为6116的控制信号，CE （书中用CS 表示）：片选信号，低电平有效，CE 为低电平时，芯片被选中，此时可以进行读写操作，WE ：写允许信号，低电平有效时允许将数据写入芯片，OE ：输出允许信号，低电平有效时为读操作。

因此当6116处于读工作方式时CE 为0，OE 为0，WE 为1；处于写工作方式时CE 为0，OE 为1，WE 为0。