数字逻辑电路设计第4章 触发器

第4章 触发器
图4-3 由与非门构成的基本RS触发器的时序图
第4章 触发器
2. 同步RS触发器
图4-4 同步RS触发器
第4章 触发器
同步RS触发器是在基本RS触发器的基础上增加一个 时钟控制端构成的,其目的是提高触发器的抗干扰能力,同 时使多个触发器能够在一个控制信号的作用下同步工作。 图4-4(a)是一个由与非门组成的同步RS触发器，图4-4(b) 是它的逻辑符号。
基本RS触发器的逻辑功能 约束条件 状态表及状态图 次态方程
第4章 触发器
逻辑功能 ：
=0
R =0 , S =1
=1
不管触发器的原状态如何，触发器置0
第4章 触发器
R =1 , S =0
=1
=0
不管触发器的原状态如何，触发器置1
第4章 触发器
R =1, S =1
=1
=0
触发器保持原状态不变
第4章 触发器
第4章 触发器
表4-1为基本RS触发器次态真值表
现态Qn
0
1 0 1 0 1 0 1
R 触发信号 S
1
1
1
1
1
0
1
0
0
1
0
1
0
0
0
0
次态Qn+1
0
1 1 1 0 0 d d
说明 状态保持
置1 置0 状态不定
第4章 触发器
根据基本RS触发器的次态真值表可得状态表和状态图：
图4-2 基本RS触发器状态表和状态图
次态真值表如表4-7所示 ：
T
Qn+1
0
Qn
1
Qn
表4-7 T触发器的次态真值表
由表可知当T=0时，触发信号到来时，触发器保持 状态不变；当T=1时，触发信号到来时，触发器输出状 态翻转。因此T触发器的次态方程为：
Qn+1=TQn +TQ
第4章 触发器
4.1.5 触发器的时间参数
1. 触发器的建立时间和保持时间
第4章 触发器
根据状态表可写出如下方程:
Qn+1 =S+RQn RS=0
上述方程描述了基本RS触发器的次态和输入信号以 及现态之间的逻辑关系,称为基本RS触发器的次态方程。
分析结果表明,该触发器具有保持、置0、置1三种逻 辑功能,两个输入端必须满足约束条件RS=0。
第4章 触发器
基本触发器的动作特点: 在基本RS触发器电路中,由于不存在控制信号,且输 入信号是直接加到与非门G1和G2的输入端,只要S或R发 生变化,都可能导致触发器的输出状态跟着发生变化。这 一特性称为直接控制,S称为直接置位端,R称为直接复位 端。 图4-3所示的时序图反映了由与非门构成的基本RS触 发器在接收不同的输入信号时，状态的变化情况。
第4章 触发器
JK触发器的次态真值表如表4-3所示：
J
K
Qn+1
0
0
Qn
0
1
0
1
0
1
1
1
Qn
表4-3 JK触发器次态真值表
第4章 触发器
根据JK触发器的次态真值表，可得JK触发器的状态表 和状态图如图4-8所示，其次态方程为
Qn+1=JQn +KQn
图4-8 JK触发器状态表和状态图
第4章 触发器
单稳态触发器分不可重复触发的单稳态触发器和可 重复触发的单稳态触发器。
常见的不可重复集成单稳态触发器有74121、74221及 74HC221等，可重复触发的集成单稳态触发器有74122、 74123等。
第4章 触发器 图4-16 不可重复触发的单稳态触发器的波形图和符号 图4-17 可重复触发的单稳态触发器的波形图和符号
第4章 触发器
4.1.1 RS触发器
1. 基本RS触发器
图（a）是基本RS触发器的逻辑电路，图（b）（c）是它的逻辑
符号。电路由两个与非门交叉连接而成S，.R 是两个输入端，分别称为置
位端和复位端，或称为置1端和置0端。
第4章 触发器
Q和Q 是两个输出端。在正常情况下，Q和 Q 的状态 相反，是一种互补逻辑关系。一般规定Q的状态代表触 发器的状态，若Q=0时，称触发器为0状态，也称复位状 态；若Q=1时，称触发器为1状态，也称置位状态。
(1) 建立时间tset ：输入信号必须在时钟脉冲信号有效边
沿到来之前提前到来的时间。
(2) 保持时间th：输入信号在时钟脉冲信号有效边沿到来
之后继续保持不变的时间 。
2. 触发器的最高时钟频率
(1)时钟高电平宽度t1min：时钟脉冲信号保持为高电平的最
小持续时间。
(2) 时钟低电平宽度t0min：时钟脉冲信号保持为低电平的
第4章 触发器
(1) D=1 当CP=0时，G3和G4的输出均为1，触发器状态不变。由于D=1，G5输出
为0，G6输出为1。在CP脉冲的上升沿到来时，G3输出为1，G4输出为0，触发
器输出Q=1， Q=0 。
=1
=0
=1
=1
第4章 触发器
CP=1期间，D由1变0，保持不变。
❖ 则G5输出为1，分别送到G3和G6的输入。 但G3由于被从G4的输出反馈过来的 0信号封锁，输出仍为1， 触发器不会被置0； ❖ 而G6同样被从G4输出端反馈过来的 0信号封锁，使G6维持1态， 这样G4维持0 态， 从而维持了触发器置1状态。
部分是两个同步RS触发器，其中接受外界输入信号的 一个称为主触发器，输出信号的一个称为从触发器。 触发信号CP经反相后加到从触发器的时钟端。当CP脉 冲到来时，先使主触发器翻转，然后再使从触发器翻 转，因此称为主从型触发器。
第4章 触发器
图4-10 主从JK触发器
第4章 触发器
当CP=1时，主触发 器打开，由于输入有 Qn和Qn的反馈，R'和 S'不会同时出现都是 1的状态，从而克服 了不定状态的出现。
第4章 触发器
由状态图和状态表可得同步RS触发器的特性方程如下:
Qn1 S RQn
,CP 1
RS 0
Qn1 Qn
CP 0
第4章 触发器
4.1.2 JK触发器 1. JK触发器的逻辑功能
JK触发器是一种功能十分完善的触发器，不会出现输 出状态不定的问题。下图是JK触发器的逻辑符号：
图(a)为负边沿(下降沿）触发的JK触发器的逻辑符号， 图(b)为正边沿（上升沿）触发的JK触发器的逻辑符号 。
R=1，S=0
=0 =1
触发器置0
第4章 触发器
R=1，S=1
=1 =1
互补逻辑关系遭到破坏 ，非正常状态
第4章 触发器
表4-2是同步RS触发器的次态真值表
R
S

Qn+1
0
0
Qn
0
1
1
1
0
0
1
1
d
表4-2 同步RS触发器的次态真值表
第4章 触发器
同步RS触发器的状态图和状态表如图4-5：
图4-5 同步RS触发器状态表和状态图
=1 =1
1->0
第4章 触发器
(2) D=0
CP=0时，G3和G4的输出同样都是1。由于D=0，G5输出为1，G6输出为0。 当CP脉冲的上升沿到来时，G3输出为0，G4输出为1，使触发器输出 Q=0，Q =1。
保持不变
=0
=0
=0 =0
第4章 触发器
CP=1期间，D由0变1，保持不变。 ❖ 由于G3输出反馈到G5输入端， 使得G5被封锁， 输入信号D不能进入， 触发器维持置0状态 ； ❖ 而G5输出1的信号送到G6的输入， 使G6输出仍为0， G4输出仍为1， 触发器不会被置1 。
图4-18 RC环形多谐振荡器
第4章 触发器
工作原理：
（1）第一个暂态
在t1时刻，设非门G3的输出uo（uI1）由0态变成1态，
则G1的输出uo1(uI2)由1态变成0态， G2的输出uo2由0态变成1态， 但这时G3的输入却不是高电平， 这是因为G1的输出uo1(uI2)由1态变成0态， 电容两端的电压不能跃变， uI3必定跟随uo1发生负跳变。 这个低电平使G3的输出维持为1态。
最小持续时间。
第4章 触发器
t1min、t0min与tset、th有关。t1min与t0min之和是保证触发 器能正常工作的最小时钟周期，进而可确定触发器的
最高工作频率：
f max
t1min
1 t0min
3. 触发器的传输延时时间
(1) 输出高变低的时间延时tPHL：从CP触发边沿到输出完 成由高变低的时间延时。
第4章 触发器
电容放电回路如图4-20所示，随着电容的放电，uI3逐 渐下降。在t4时刻，uI3下降到UT，使G3的输出由uo由0 态变成1态，第二暂稳态结束，再次进入第一暂稳态。
=0 =1
0->1
第4章 触发器
次态真值表如表4-5所示 ：
D
Qn+1
0
0
1
1
表4-5 D触发器的次态真值表
第4章 触发器
图4-12是D触发器的状态表和状态图 ：
图4-12 D触发器的状态表和状态图
次态方程为： Qn+1=D, CP=1 时 Qn+1 =Qn,CP=0 时
第4章 触发器
表4-5是D触发器的激励表 ：
第4章 触发器
第4章 触发器
4.1 双稳态触发器 4.2 单稳态触发器 4.3 多谐振荡器 4.4 施密特触发器
第4章 触发器
4.1 双稳态触发器
4.1.1 RS触发器 4.1.2 JK触发器 4.1.3 D触发器 4.1.4 T触发器 4.15 触发器的时间参数 双稳态触发器有两个稳定的输出状态：0态和1态。双稳 态触发器可以用来存储一位二进制代 码。按逻辑功能分 类，双稳态触发器可以分成RS触发器、JK触发器、D触 发器和T触发器等。