基于USB的LVDS数据传输 毕业设计
- 格式：doc
- 大小：3.00 MB
- 文档页数：41
1 引言1.1 课题研究背景如今，高速处理器、多媒体、虚拟现实以及网络技术所需传送的数据量越来越大，速度越来越快。
目前存在的点对点物理层接口如RS-422，RS-485，SCSI以及其它数据传输标准，由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任此任务。
因此,采用新的I/O接口技术来解决数据传输这一瓶颈问显得日益突出，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。
LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速数据传输和低功耗的一种通用点对点物理接口技术。
它使用一种低摆幅差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电流驱动输出实现了低噪声和低功耗。
本次设计拟将设备接入通用PC以方便控制和数据验证。
然而与PC机连接的接口有多种，如串口，并口，USB接口等，鉴于如下原因本设计采用USB接口：USB 具有传输速度快（USB1.1是12Mbps，USB2.0是480Mbps, USB3.0是5 Gbps），使用方便，支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等，几乎所有的外部设备。
USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘等。
USB自从1996年推出后，已成功替代串口和并口，并成为当今个人电脑和大量智能设备的必配的接口之一。
1.2 课题相关技术的发展与现状1995年11月，以美国国家半导体公司为主推出了ANSFTIAjEIA一644标准1996年3月，IEEE公布了IEEE1596.3标准。
这两个标准注重于对LVDS接口的特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等没有明确。
LVDS可采用CMoS、GaAs或其他技术实现，其供电电压可以从+5到+3.3v，甚至更低;其传输介质可以是PCB连线，也可以是特制的电缆。
推荐的最高数据传输速率是655MbPs，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923GbPs。
近年来，现代高性能微处理器的速度已经突破了IGHz，芯片间的传输速率也达到儿百兆赫兹，在cMOs电路系统中进行600MbPs以上的信号传输已经不可避免。
在众多用于高速数据传输的接口电平形式中，只有LvDS能够实现高速度、低功耗、低噪声以及低成本的结合而无需折衷。
因此，国际上对LVDS及其相关产品的研究开发十分活跃，各大公司均推出了LVDS信号的ASICFO接口单元产品系列，如国家半导体公司的DS90、Ds92系列速度达到600MbPs，德州仪器公司的SN65LVDS和SN75LVDs系列速度达到400Mbps~600Mbps. FARADAY公司的IJVDST80HgOA和FXLVI’X08ollAOA系列速度达到600Mbps左右，富士通公司的CE61、CE71系列的速度也达到了300MHz~400MHz。
这些产品在高性能计算机、电讯、通讯、显示及消费电子等领域得到广泛的应用。
LVDS高速[/O接口单元是高性能计算机和通讯电子设备中重要的构件，直接影响到系统性能。
但是，国外把这些研究成果都作为核心机密。
为了掌握高性能计算机中的这项重要技术，我们必须研究开发具有自主知识产权的LvDS1/0接口单元。
LVDS高速FO接口单元包括LVDS驱动器、LVDS接收器和LVDS 偏置单元。
1.3 本课题的研究意义目前存在的点对点物理层接口如RS-422，RS-485，SCSI 以及其它数据传输标准由于其在速度、噪声/EMI、功耗、成本等方面所固有的不足。
本次研究的LVDS 和USB总线组成的高速数据传输装置拟在克服传统接口的不足，实现高速稳定的数据传输，并通过USB接口器件与计算机友好链接，通过计算机对数据进行时时控制与检测。
因此本次研究具有很重要的应用意义。
1.4 设计要求及工作内容设计要求：利用FPGA来控制LVDS接口芯片来发送、接收数据，然后通过USB 总线将数据传输给计算机进行验证。
本次设计的主要工作内容如下：（1）查阅相关资料提出设计方案；（2）利用制图软件绘制硬件原理图和PCB版图；（3）编写相应的FPGA程序；（4）焊接电路板调试程序；（5）翻译一篇与本设计相关的英文资料。
2 系统总体设计方案及关键技术2.1 系统总体设计方案2.1.1 系统硬件框图 TXRX图2-1 VDS 和USB 总线组成的高速数据传输系统框图2.1.2 系统组成及各模块功能整个系统包含这样几个模块：电源模块，USB 模块，主控制器模块，串行数传输模块。
电源模块为整个系统提供工作电源；USB 模块实现PC 机与高速传输装置的数据交换；主控制器模块控制外围电路有序工作，实现数据的中转，协调数据的传输；串行数据传输模块包括串化器 DS92LV1023和解串器DS92LV1224，串化器 DS92LV1023将10位并行数据转换为差分串行数据，解串器DS92LV1224将差分串行数据转换为10位并行数据。
2.1.3 系统功能的实现原理本系统将实现自己发送递增数自己接收然后送到PC 机验证的功能。
系统的主控芯片是FPGA ，它将产生一组0到8f 的递增数发送给串化器 DS92LV1023。
解串器DS92LV1224将总线上的差分串行数据转换成并行数据传给FPGA 。
FPGA 将接收到的并行数据送到内部FIFO 缓存。
PC 机上的上位机软件通过USB 接口读取FPGA 内部FIFO 中缓存的数据，然后验证接收到的数据是否为0到8f 的递增数。
2.2 系统设计的关键技术（1）LVDS 串行传输LVDS 信号的传输是依靠串行器和解串器成对出现相互搭配来完成的，串行器PC 机 U S B 模块 主控 制器FPGA DS92LV1023 DS92LV1224CLC001 CLC014 直流电源模块和解串器都需要外部给它们一个工作时钟。
只有这两个工作时钟频率相等，串行器和解串器之间才能正常通信。
由于FPGA 管脚与内部逻辑的灵活性，完全可以解决时钟频率相等的问题。
串行器DS92LV1023是将外部并行数据串化成串行数据，此时该串行器输出的差分压差是100mV左右，这种小压差只能传输不到十米的距离，但加上CLC006 这款电缆驱动芯片后，其输出压差可达到2V（压差可通过电阻R23调节），这样就可以驱动双绞线传输实现长距离传输。
（1）速度匹配由于本系统USB 模块传输速度最快为20Mbps，不能将数据适时的传到计算机里，LVDS每次传输需要500us的同步时间，为了让LVDS一次同步然后进行不间断的数据传输，可以通过如下方式实现：串行器DS92Lvl023和解串器DS92LVl224有lO个数据引脚，一般都是通过8位数据进行传输的，其余2个位就可以用来标识这个8位的数据是有效数据还是无效数据。
比如说用“00“来表示有效数据，用”11“来表示无效数据。
首先高速数据传输装置向设备发送一个命令，告诉设备发送有效数据，此时高速传输装置检测数据是否有效，并将有效数据存入高速FIFO中，当FIFO中数据达到一个限值时，然后高速传输装置又发送命令叫设备发送无效数据，当高速传输装置检测到无效数据时就将这些无效数据抛弃，又当FIFO中的数据量下降到一个限值时，高速传输装置又发送命令让设备发送有效数据。
这样就可以实现让LVDS一次同步然后进行不间断的数据传输，实现数度匹配。
2.3 主要芯片工作原理简介2.3.1 主控芯片FPGA本次毕业设计选用了Xilinx公司的Spartan-II系列FPGA芯片XC2S30，该款FPGA具有丰富的逻辑单元和I/O接口资源，是一种高集成度芯片。
它能够完成数据的接收、缓存、以及数据传输等功能，因此整个系统就可以由一块FPGA进行控制，进而使整个系统的体积实现了小型化，功耗也随之大大降低。
XC2S30的内部结构如图2-2所示：图2-2 XC2S30内部结构框图XC2S30 FPGA芯片有一个定期的、灵活的、可编程架构的可配置逻辑块（CLBs），在它的四周包围着可编程输入/输出模块（IOBs），在四个角落里分布着4个延时锁相环（DLLs），在CLBs和IOBs之间分布着两列块RAM，所有的功能模块通过强大的多功能互联通道相互连接。
2.3.2 LVDS芯片DS92LV1023和DS92LV1224DS92LV1023和DS92LV1224是美国国家半导体公司推出的10位总线型低压差分信号的应用芯片组。
其中DS92LV1023 是可将10 位并行CMOS或TTL数据转换为具有内嵌时钟的高速串行差分数据流的串化器；而DS92LV1224 则是接收该差分数据流并将它们转换为并行数据的解串器，它同时又可以重建并行时钟。
采用该器件组进行数据串化时采用的是内嵌时钟，这样可有效地解决由于时钟与数据的不严格同步而制约高速传输的瓶颈问题。
DS92LV1023和DS92LV1224芯片组的管脚分布如图2-3所示，各管脚功能见表2-1 所列。
图2-3 DS92LV1023和DS92LV1224的管脚分布图表2-1 各管脚功能串化器DS92LV1023管脚功能表解串器DS92LV1224管脚功能表3.3.3 USB接口芯片CY7C68013一般USB的接口芯片种类大致可分为：主控制器、根集线器、接口芯片以及具有USB接口的微控制器。
所谓的接口芯片，即是仅包含USB的串行接口引擎、FIFO内存、收发器以及电压调整器的芯片。
Cypress公司的EZ-USB FX2系列芯片是世界上第一款集成了USB 2.0接口的微控制器，包括了USB接口和8051兼容的指令系统。
EZ-USB FX2LP系列芯片为其低功耗的版本。
本设计利用的是EZ-USB FX2LP系列的CY7C68013A-128PIN芯片。
其内部结构如图2-4所示。
CY7C68013A主要包括USB2.0收发器、串行引擎（SIE）、增强型8051内核、16KB的RAM、4KB的FIFO存储器、I/O接口、数据总线、地址总线和通用可编程接口（GPIF）。
图2 -4 CY7C68013结构框图3 系统硬件设计3.1系统电源电路本系统中主控芯片FPGA内核工作电压为1.8V，输出电压源电压为3.3V。
故本系统选用+5V作为电源输入电压，采用TPS767D325电源转换芯片将5V的电压转换为稳定的3.3V和1.8V，为FPGA提供工作电压，FPGA供电电路如图3-1所示：图3-1 FPGA电源电路本系统中FPGA模块与CY7C68013模块分开供电，CY7C68013模块采用USB接口提供的+5V电压作为电源输入电压，采用TPS767D325电源转换芯片将5V的电压转换为稳定的3.3V，为CY7C68013提供工作电压，CY7C68013供电电路如图3-2所示：图3-2 CY7C68013电源电路3.2 FPGA时钟电路晶振是为电路提供频率基准的元器件，本设计采用60MHz的有源贴片晶振作为芯片工作的时钟输入，它可以提供高精度的频率基准，信号质量较好。
