当前位置：文档之家 › 计算机组成原理chapter5

计算机组成原理chapter5

  • 格式：pdf
  • 大小：245.71 KB
  • 文档页数：49

下载文档原格式

  / 49

合集下载

计算机组成原理 第五章PPT课件

计算机组成原理 第五章PPT课件

精选PPT课件
4
5.1 存储系统的组成
计算机组成原理
5.1.1 存储器分类 1.按存储器在计算机系统中的作用分类
⑴高速缓冲存储器
用来存放正在执行的程序段和数据，以便 CPU高速地使用它们。
⑵主存储器 用来存放计算机运行期间所需要的程序和数
据，CPU可直接随机地进行读写访问。
⑶辅助存储器
用来存放当前暂不参与运行的程序和数据，
⑵半导体存储器
采用半导体器件制造的存储器，主要有双极型存储器和 MOS型存储器两大类。
⑶磁表面存储器
在金属或塑料基体上涂一层磁性材料，用磁层存储信息， 常见的有磁盘、磁带等。
⑷光存储器
采用激光技术控制访问的存储器。
精选PPT课件
7
5.1 存储系统的组成
计算机组成原理
4.按信息的可保存性分类
断电后，存储信息即消失的存储器，称易失 性存储器。断电后信息仍然保存的存储器，称 非易失性存储器。
存储体，程序和数据都存放在存储体中，它是存
储器的核心。
存储体
I/O 和 读 数据线 写 电 路
读/写控制线
精选PPT课件
14
5.2 主存储器的组织
计算机组成原理
存储体是存储单元的集合体，存放程序和数据。
地址译码驱动电路包含译码器和驱动器两部分。
译码器将地址总线输入的地址码转换成与之对应的 译码输出线上的有效电平，以表示选中了某一单元；
驱动器提供驱动电流去驱动相应的读、写电路对被 选中单元进行读、写操作。
以及一些需要永久性保存的信息。CPU不能直接
访问它。
精选PPT课件
5
5.1 存储系统的组成
计算机组成原理
2.按存取方式分类

精品课件-计算机组成原理-第5章

精品课件-计算机组成原理-第5章

第 章 中央处理器
使用大量的通用寄存器， 既可以减少访存的次数、 解决并 行处理时的数据相关， 提高CPU的处理效率， 又可以提供足够 的寄存器用作地址指针、 过程调用时的参数传递等， 提高编程 的灵活性。 但是通用寄存器个数的增多， 会加重程序员管理和 使用寄存器的负担， 同时也会增加CPU 设计的复杂性和硬件成本。
第 章 中央处理器
3. 数据地址寄存器（AR 数据地址寄存器的作用是保存当前CPU所访问的数据Cache
单元的地址。 由于要对访存地址进行译码， 因此必须使用数据 地址寄存器来保持地址信息， 直到一次读/写操作完 成为止。
地址寄存器的结构与指令寄存器一样， 通常使用单纯的 寄存器结构。 信息的打入一般采用电位－脉冲制， 即输入数据 信息维持的时间为一个节拍电位， 寄存器的时钟控制端采用节 拍脉冲控制， 在时钟控制信号的控制下， 将输入数据信息瞬间 打入寄存器。
第 章 中央处理器
(3) 时间控制， 即对各种操作进行时间上的控制。 时间 控制包括两方面内容： 一方面， 在每个操作步骤内的有效操 作信号均受时间的严格限制， 必须保证按规定的时间顺序启动 各种动作； 另一方面， 对指令解释的操作步骤也要进行时间上 的控制。
(4) 数据加工， 即对数据进行算术运算和逻辑运算处理。 完成数据的加工处理， 这是CPU的最基本的功能。
有两种途径来形成指令的地址， 其一是顺序执行程序的情 况， 通过PC加1形成下一条指令的地址(如果存储器按字节编址, 而指令字长度为4个字节， 则通过PC加4形成下一条指令的地 址）； 其二是遇到需要改变顺序执行程序的情况， 一般由转移 类指令形成转移地址送往PC， 作为下一条指令的地址。
第 章 中央处理器
第 章 中央处理器

计算机组成原理第5章 中央处理器

计算机组成原理第5章 中央处理器

19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微

计算机组成原理第五章

计算机组成原理第五章
20
(2) 指令格式设计考虑
为减少指令长度，简化指令格式设计， 特做如下安排：

为减少指令长度，将立即数、直接寻 址中的全部操作数地址，以及偏移地 址放在紧跟指令的下一个单元中，指 令中不做安排。
21


设寄存器R（Register）包含PC和 GR，相对于PC和相对于GR中的： 立即寻址与自增型寄存器间址 直接寻址与自增型双间址 相对寻址与变址寻址 操作过程一致，将其合并为立即/自增 型，直接/双间址，相对/变址寻址方 式。
移位类：SL（左移）、SR（右移）
程序控制类：BR（条件转移）、 JMP（无条件转）、RST（返回）、 JSR（转子）
对I/O设备寻址采用存储器映射I/O方 式，I/O操作由MOV指令完成。

17
2、指令类型分类 (1) 传送类指令：MOV (2) 双操作数指令：ADD，SUB，AND， OR，EOR (3) 单操作数指令：NOT，NEG，INC， DEC，SL，SR (4) 转移类指令：BR，JMP，RST (5) 转子指令：JSR

32
⑤直接寻址/自增型双间址：指定寄存器 内容作为间址单元的地址，操作后寄存 器内容加1，可指定寄存器同②。寻址 方式编码：100，汇编符号：D/@(R)+

若指定PC，即直接寻址方式，操作数地 址存放在紧跟指令的单元中。

若指定R0～R3，可用作查表的地址指针。
33
⑥相对/变址寻址：指定寄存器内容与紧 跟指令的位移量相加，其结果为操作数 地址，可指定的寄存器同②。寻址方式 编码：101，汇编符号：P/X(R)。
选择器B
R0 R1 R2 R3 C D
SIR IR
R S
C CPC D CPD CPR0 CPR1 CPR2 CPR3 R0 R1 R2 R3

计算机组成原理 第五章中央处理器53PPT课件

计算机组成原理 第五章中央处理器53PPT课件
❖ 指令指针IP的功能相当于一般机器的程序计 数器PC，但是IP要与代码分段寄存器CS相 配合才能形成真正的物理地址。
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU

计算机组成原理第五章

计算机组成原理第五章
解： h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%
ta=tc/e=50ns/0.833=60ns
例:已知Cache存储周期为40ns,主存存储周期为200ns, Cache / 主存系统平均访问时间为50ns,求Cache旳命中率是多少? 解: 因为 ta=htc+(1-h)tm
主存
块0 块1
标识 块15
块
…
字0 字1 字511
块2047
因为Cache旳块数远不大于主存旳块数，所以一种Cache不能
唯一地、永久地只相应一种贮存块，在Cache中，每一块外加有
一种标识，指明它是主存旳哪一块旳副本(拷贝)。
标识旳有效位
每个标识设置有一种有效位。机器 标识
加电开启时，Reset信号将全部标识旳 0
第五章 存储系统
本讲安排
1、存储器层次概述 存储器层次构造及其工作原理，CACHE和虚拟存储器旳性能 2、CACHE构造设计 直接、全相联、组相联，地址映象，地址变换 3、CACHE旳替代策略 RAND、FIFO、LRU 4、CACHE旳写策略 写透，写回 5、虚拟存储器及其管理 分段管理，分页管理，段页式管理，多级页表，TLB
块内地址
访问主存 替换 Cache
访问主存 装入 Cache
到CPU
Cache
单字
主存
块
Cache概念： （1）CPU与主存储器之间旳一种高速缓冲装置 （2）Cache-主存层次构造：由硬件变换地址和控制调度。
Cache具有如下特点： ① 位于CPU与主存之间，是存储器层次构造中级别最高旳一级； ② 容量比主存小，目前一般有数ＫＢ到数ＭＢ； ③ 速度一般比主存快５－１０倍,一般由存储速度高旳双极型三

计算机组成原理第五章

（5）实现实时处理
所谓实时处理，是指在某个事件或现象出现时及 时地进行处理，而不是集中起来再进行批处理。
2. 程序中断方式
5.1
CPU不去查询外设，当外设准备好后，发出中 断请求，CPU停止现行程序的执行，转去执行中断 处理程序，执行I/O操作，完毕后，返回原来的程序。
CPU 执行其他程序
I/O操作
6. 反映设备的状态（“忙”、“就绪”、“中断请求”
二、接口的功能和组成
1. 总线连接方式的 I/O 接口电路
5.3
I/O总线
(1) 设备选择线
数 据 线 I/O 接口 设备
状 态 线
(2) 数据线
(3) 命令线 (4) 状态线
命 设 令 备 线 选 择 线
I/O 接口
设备
2. 接口的功能和组成
5.1
I/O 设备工作
准备就绪
I/O
CPU
CPU
主存
从 CPU 向主存写入一个字
否 完成否？ 是
3. DMA 方式
5.1
问题的提出： 当外设输入输出传输速率较高的场合
（如硬盘、网络、多媒体等），采用中断方式， CPU 利用 率也不高，CPU响应速度慢时，会造成传输的数据丢失。
CPU一次中 断的开销
三、I/O 与主机的联系方式
1. I/O 编址方式
(1) 统一编址
5.1
用取数、存数指令可以实现 IO操作 有专门的 I/O 指令
(2) 不统一编址
2. 设备选址
用设备选择电路识别是否被选中
3. 传送方式
(1) 串行 (2) 并行
4. 联络方式
(1) 立即响应 (2) 异步工作采用应答信号 并行
二、输入设备

计算机组成原理第五章(白中英版)PPT课件


取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织

计算机组成原理课件第5章


时序信号体制

硬布线控制器中，时序信号往往采用主状态周期节拍电位-节拍脉冲三级体制。

在微程序控制器中，时序信号比较简单，一般采 用节拍电位-节拍脉冲二级体制。
30
5.3.2 时序信号产生器

功能：产生时序信号

各型计算机产生时序电路不相同 大、中型计算机的时序电路复杂，微型计算机的时 序电路简单
2.微指令寄存器μIR 作用：用来存放由控制存储器读出的一条微指令信息。 组成：微命令寄存器+微地址寄存器μAR 3.地址转移逻辑 作用：当需要转移时，根据机器指令的操作码字段OP和 状态条件及P字段实现对μAR的修改。 微指令由控制存储器读出后直接给出下一条微指令的地址， 即微地址，这个微地址信息就存放在微地址寄存器中。如果微 程序不出现分支，那么下一条微指令的地址就直接由微地址寄 存器给出。
28
5.3.1 时序产生器作用和体制
组成计算机硬件的器件特性决定了时序信号的基本 体制是电位—脉冲制（以触发器为例）

D为电位输入端，CP（Clock Pulse）为脉冲输入端
R,S为电位输入端

特性方程如下


D=0时，CP上升沿到来时，D触发器状态置0
D=1时，CP上升沿到来时，D触发器状态置1
38
T1 &
0
T2 &
0
T3 &
0
T4 &
0
RD &
WE &
T1
T2
T3
T4
RD
0
WE
0
Q
D
Q
Cr
R
0 T4
& 启动

《计算机组成原理》第五章知识点

知识点1、输入输出系统的组成：I/O软件（I/O指令、通道指令）、I/O硬件2、I/O设备与主机的联系方式：I/O设备编址方式、设备寻址、传送方式、联络方式、I/O 设备与主机的连接方式(1)I/O设备编址方式：①统一编址：将I/O地址看做是存储器地址的一部分，用取数、存数指令②不统一编址：I/O地址和存储器地址是分开的，所有I/O设备的访问必须有专门的I/O指令(2)设备寻址可由I/O指令的设备码字段直接指出该设备的设备号。

通过接口电路中的设备选择电路，便可选中要交换信息的设备。

(3)传送方式：并行、串行(4)联络方式：①立即响应方式：用于一些工作速度十分缓慢的I/O设备②异步工作采用应答信号联络：用于I/O设备与主机工作速度不匹配时。

③同步工作采用同步时标联络：要求I/O设备与CPU工作的速度完全同步。

3、I/O设备与主机的连接方式(1)辐射式连接方式：要求每台I/O设备都有一套控制线路和一组信号线，因此所用器件和连线较多，对I/O设备的增删比较困难(2)总线连接方式：便于增删设备，被大多数现代计算机所采用4、I/O设备与主机信息传送的控制方式(1)程序查询方式：是由CPU通过程序不断查询I/O设为被是否已经做好准备，从而控制I/O设备与主机交换信息。

要求I/O接口内设置一个能反映I/O设备是否准备就绪的状态标记，CPU通过对此标记的检测，可得知I/O设备的准备情况，从而终止了原程序的执行。

CPU反复查询的过程犹如就地“踏步”。

（串行）CPU工作效率不高。

(2)程序中断方式：CPU在启动I/O设备后，不查询设备是否已经准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU提出中断请求后才予以响应，大大提高了淳朴的工作效率。

CPU执行程序与I/O设备做好准备是同时进行的，CPU资源得到了充分的利用。

(3)DMA方式（直接存储器存取方式：主存与I/O设备之间有一条数据通路，交换信息是，无须调用中断服务程序。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

13. 说明中断向量地址和入口地址的区别和 联系。 解： 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）产生的 中断源的内存中断向量表表项地址编号，中断入 口地址是中断服务程序首址。 中断向量地址和入口地址的联系： 中断向量地址可理解为中断服务程序入口地 址指示器（入口地址的地址），通过它访存可获 得中断服务程序入口地址。 (两种方法：在向量
该键盘的原理性逻辑框图如下：
七位 计数器 时钟 发生器 列译码器4:16 行 译 码 器 3:8
ROM 128B -RD CPU -CS
地址译码输入
单 稳
8X16 键盘矩阵
延 迟
中断 触发器
6
1. I/O有哪些编址方式？各有何特点？ 解：常用的I/O编址方式有两种： I/O与内 存统一编址和I/O独立编址； 特点： I/O与内存统一编址方式的I/O地址 采用与主存单元地址完全一样的格式，I/O设备 和主存占用同一个地址空间，CPU可像访问主 存一样访问I/O设备，不需要安排专门的I/O指令。 I/O独立编址方式时机器为I/O设备专门安排 一套完全不同于主存地址格式的地址编码，此时 I/O地址与主存地址是两个独立的空间，CPU需 要通过专门的I/O指令来访问I/O地址空间。
14. 在什么条件下，I/O设备可以向CPU提 出中断请求？ 解：I/O设备向CPU提出中断请求的条件是： I/O接口中的设备工作完成状态为1（D=1），中 断屏蔽码为0 （MASK=0），且CPU查询中断 时，中断请求触发器状态为1（INTR=1）。 15. 什么是中断允许触发器？它有何作用？ 解：中断允许触发器是CPU中断系统中的 一个部件，他起着开关中断的作用（即中断总开 关，则中断屏蔽触发器可视为中断的分开关）。
5）设置哪些计数器以控制显存访问与屏幕 扫描之间的同步？它们的模各是多少？ 6）点时钟频率为多少？ 解：1）显存最小容量=72×24×8 =1728B 2）ROM最小容量=64×8行×8列 = 512B（含字间隔1点，或512×7 位） 3）显存中存放的是ASCII码信息。 4）显存每个地址对应一个字符显示位置， 显示位置自左至右，从上到下，分别对应缓存 地址由低到高。 5）设置点计数器、字计数器、行计数器、 排计数器控制显存访问与屏幕扫描之间的同步。
补充题： 一、某CRT显示器可显示64种ASCII字 符，每帧可显示72字×24排；每个字符字形采 用7×8点阵，即横向7点，字间间隔1点，纵向 8点，排间间隔6点；帧频50Hz，采取逐行扫描 方式。假设不考虑屏幕四边的失真问题，且行 回扫和df帧回扫均占扫描时间的20%，问： 1）显存容量至少有多大？ 2）字符发生器（ROM）容量至少有多 大？ 3）显存中存放的是那种信息？ 4）显存地址与屏幕显示位置如何对应？
若为输出，除数据传送方向相反以外，其他操作 与输入类似。工作过程如下： 1）CPU发I/O地址地址总线接口设备选择 器译码选中，发SEL信号开命令接收门； 2）输出： CPU通过输出指令（OUT）将数据放 入接口DBR中； 3）CPU发启动命令 D置0，B置1 接口向设 备发启动命令设备开始工作； 4）CPU等待，输出设备将数据从 DBR取走； 5）外设工作完成，完成信号接口 B置0，D 置1； 6）准备就绪信号控制总线 CPU，CPU可通 过指令再次向接口DBR输出数据，进行第二次传送。
2. 简要说明CPU与I/O之间传递信息可采用 哪几种联络方式？它们分别用于什么场合？ 答： CPU与I/O之间传递信息常采用三种联 络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为： 直接控制适用于结构极简单、速度极慢的 I/O设备，CPU直接控制外设处于某种状态而无 须联络信号。 同步方式采用统一的时标进行联络，适用于 CPU与I/O速度差不大，近距离传送的场合。 异步方式采用应答机制进行联络，适用于 CPU与I/O速度差较大、远距离传送的场合。
讨论： 1、VRAM、ROM容量应以字或字 节为单位； 2、字模点阵在ROM中按行存 放，一行占一个存储单元； 3、显存中存放的是ASCII码而 不是像素点； 4、计算计数器的模及点频时 应考虑回扫时间。
二、有一编码键盘，其键阵列为8行×16 列，分别对应128种ASCII码字符，采用硬件扫描 方式确认按键信号，问： 1）扫描计数器应为多少位？ 2）ROM容量为多大？ 3）若行、列号均从0开始编排，则当第5行 第7列的键表示字母“F”时，CPU从键盘读入的二 进制编码应为多少（设采用奇校验） ？ 4）参考教材图5.15，画出该键盘的原理性 逻辑框图； 5）如果不考虑校验技术，此时ROM是否可 省？
10. 什么是I/O接口?它与端口有何区别？ 为什么要设置I/O接口？I/O接口如何分类？ 解： I/O接口一般指CPU和I/O设备间的连 接部件； I/O端口一般指I/O接口中的各种寄存器。 为了便于程序对这些寄存器进行访问，通常给 每个寄存器分配一个地址编号，这种编号被称 为I/O端口地址，相应的寄存器也叫作I/O端口。 I/O接口和I/O端口是两个不同的概念。一 个接口中往往包含若干个端口，因此接口地址 往往包含有若干个端口地址。
8. 某计算机的I/O设备采用异步串行传送方 式传送字符信息。字符信息的格式为一位起始位、 七位数据位、一位校验位和一位停止位。若要求 每秒钟传送480个字符，那么该设备的数据传送 速率为多少？ 解：480×10=4800位/秒=4800波特； 波特——是数据传送速率波特率的单位。 注：题意中给出的是字符传送速率，即： 字符/秒。要求的是数据传送速率，串行传送时 一般用波特率表示。 两者的区别：字符传送率是数据的“纯”有效 传送率，不含数据格式信息；波特率是“毛”传送 率，含数据格式信息。
解：这是一道求中断饱和度的题，要注意 主程序对数据的处理不是中断处理，因此Q秒 不能算在中断次数内。 N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。
19. 在程序中断方式中，磁盘 申请中断的优先权高于打印机。当 打印机正在进行打印时，磁盘申请 中断请求。试问是否要将打印机输 出停下来，等磁盘操作结束后，打 印机输出才能继续进行？为什么？ 解：这是一道多重中断的 题，由于磁盘中断的优先权高于打 印机，因此应将打印机输出停下 来，等磁盘操作结束后，打印机输 出才能继续进行。因为打印机的速 度比磁盘输入输出的速度慢，并且 暂停打印不会造成数据丢失。
讨论：注意I/O交换方式、I/O 传送分类方式与I/O联络方式的区别： 串行、并行I/O传送方式常用 于描述I/O传送宽度的类型； I/O交换方式主要讨论传送过 程的控制方法； I/O联络方式主要解决传送时 CPU与I/O之间如何取得通信联系以 建立起操作上的同步配合关系。
6. 字符显示器的接口电路中配有缓冲存 储器和只读存储器，各有何作用？ 解：显示缓冲存储器中存放着一屏要显 示的字符ASCII码信息，它的作用是支持屏幕 扫描时的反复刷新； 只读存储器中存放着字符集中所有字符 的点阵信息，作为字符发生器使用，他起着 将字符的ASCII码转换为字形点阵信息的作用。
它们的模计算如下： 点计数器模 = 7+1 = 8 行计数器模 = 8 + 6 = 14 字、排计数器的模不仅与扫描正程时间有 关，而且与扫描逆程时间有关，因此计算较为复 杂。 列方程： （72+x）× 0.8 = 72 （24+y）× 0.8 = 24 解方程得：x = 18，y = 6，则： 字计数器模 = 72 + 18 = 90 排计数器模 = 24 + 6 = 30 6）点频 = 50Hz × 30排 × 14行 × 90字 × 8点 = 15 120 000Hz = 15.12MHz
25. 根据以下要求设计一个产生3个设备向 量地址的电路。 （1）3个设备的优先级按A→B→C降序排列。 （2）A、B、C的向量地址分别为110 100、 010 100、000 110。 （3）排队器采用链式排队电路。 （4）当CPU发来中断响应信号INTA时，可 将向量地址取至CPU。 解：此题与教材例5.2类似，可参考设计。 该设备向量地址的电路如下：
由于I/O设备的物理结构和 工作速率一般与主机差异很 大，无法直接相连，因此通常 通过I/O接口进行连接。 I/O接口分类方法很多，主 要有： 按数据传送方式分，有并 行接口和串行接口两种； 按数据传送的控制方式 分，有程序控制接口、程序中 断接口、DMA接口三种。
12. 结合程序查询方式的接口电路，说明其工作 过程。 解：程序查询接口工作过程如下（以输入为例）： 1）CPU发I/O地址地址总线接口设备选择 器译码选中，发SEL信号开命令接收门； 2）CPU发启动命令 D置0，B置1 接口向设 备发启动命令设备开始工作； 3）CPU等待，输入设备读出数据 DBR； 4）外设工作完成，完成信号接口 B置0，D 置1； 5）准备就绪信号控制总线 CPU； 6）输入：CPU通过输入指令（IN）将DBR中的 数据取走；
地址所指单元内放一条JMP指令；主存中设向量地 址表。参考8.4.3）
讨论： 硬件向量法的实质： 当响应中断时，为了更快、更可靠的进入 对应的中断服务程序执行，希望由硬件直接提 供中断服务程序入口地址。但在内存地址字较 长时这是不可能的。因此由硬件先提供中断源 编号、再由编号间接地获得中断服务程序入口 地址。这种中断源的编号即向量地址。 由于一台计算机系统可带的中断源数量很 有限，因此向量地址比内存地址短得多，用编 码器类逻辑部件实现很方便。
解：1）扫描计数器 = 7位 （与键的个数有关） 2）ROM容量 = 128 × 8 = 128B （与字符集大小有关） 3）CPU从键盘读入的应为字符“F”的ASCII 码= 01000110（46H），其中最高位为奇校验位 （注：不是位置码）。 4）该键盘的原理性逻辑框图见下页，与教 材图5.15类似，主要需标明参数。 5）如果不考虑校验技术，并按ASCII码位 序设计键阵列（注意），则ROM编码8