下载文档原格式
计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。
前者速度比后者C.______，集成度不如后者高。
2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。
3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。
它们断电后都不能保存信息。
4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。
6. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
8. 主存储器的性能指标主要是存储容量，A.______和B.______。
9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。
10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。
12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。
计算机采用多级存储器体系结构。
13. 虚拟存贮器通常由主存和A______两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
计算机原理第四章存储系统课堂笔记及练习题主题：第四章存储系统学习时间：2016年10月24日--10月30日内容：一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类，加深对半导体随机读写器相关知识的理解。
二、主要内容（一）存储系统概述存储器是计算机系统中的记忆设备，用来存放程序和数据，是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分，主存储器（简称主存）处于全机中心地位，直接与CPU交换信息；辅助存储器（简称辅存）或称为外存储器（简称外存）通常用来存放主存的副本和当前不在运行的程序和数据，在程序执行过程中，每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器，需要通过主存储器与CPU交换信息。
（二）主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度，一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常，存储周期略大于存取时间。
（三）存储器的层次结构对存储器的要求是“大容量、高速度、低成本”，但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲，速度高的存储器，每位价格也高，因此容量不能太大。
主存-辅存层次，满足了存储器的大容量和低成本需求。
cache-主存层次，解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次，构成cache-主存-辅存三级存储层次，如下图所示。
CPU能直接访问的存储器称为内存储器，包括cache和主存储器。
5.4 同步测试习题及解答5.4.1 同步测试习题一、填空题1.在多级存储体系中，Cache的主要功能是_________，虚拟存储器的主要功能是___________。
2.SRAM靠_________存储信息，DRAM靠_______存储信息。
________存储器需要定时刷新。
3.动态半导体存储器的刷新一般有________、__________和__________。
4.一个512KB的存储器，其地址和数据线的总和是________。
5.若RAM芯片内有1024个单元，用单译码方式，地址译码器有_______条输出线；用双译码方式，地址译码器有________条输出线。
6.高速缓冲存储器中保存的信息是主存信息的__________。
二、选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分_____。
A．二者都是顺序存取 B. 二者都是直接存取C. 磁盘是直接存取，磁带是顺序存取D. 磁带是直接存取，磁盘的顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为（）A.存取时间B.存取周期C.CPU周期D.机器周期3.以下哪种类型的存储器速度最快（）A.DRAMB.ROMC.EPROMD.SRAM4.下述说法中正确的是（）A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM的易失性RAM，而静态RAM中的存储信息是不易失的C．半导体RAM是易失RAM，但只要电源不断电，所存信息是不丢失的D．半导体RAM是非易失性的RAM5．动态RAM的刷新是以（）A．存储单位B．行C．列D．存储位6.SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数位（）A．16 B．17 C．20 D．217.存储器容量为32K×16，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根8.某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（）A．220-1 B．221-1 C．223-1 D．224-19.下述说法正确的是（）A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器10.通常计算机的主存储器可采用（）A．RAM和ROM B．ROM C．RAM D．RAM或ROM11.存储器采用部分译码法片选时（）A．不需要地址译码器 B．不能充分利用存储器空间 C．会产生地址重叠D．CPU的地址线全参与译码12.在主存和CPU之间增加高速缓冲存储器的目的是（）A．解决CPU和主存之间的速度匹配问题 B．扩大主存容量 C．扩大CPU通用寄存器的数目 D．即扩大主存容量又扩大CPU中通过寄存器的数量13.在程序的执行过程中，Cache与主存的地址映射是由（）A．操作系统来管理的 B．程序员调度的 C．由硬件自动完成的 D．由软、硬件共同完成的14.采用虚拟存储器的目的（）A ．提高主存的速度B ．扩大辅存的存取空间C ．扩大主存的存取空间D ．扩大存储器的寻址空间15.常用的虚拟存储器寻址系统由（）两级A ．主存—辅存B ．Cache —主存C ．Cache —辅存D ．控件—主存 三、判断题1.存取周期是指启动一次存储器操作到完成该操作所需的时间。
计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5，缓冲块的大小为m 。
那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。
第5章一．选择题（40题）1.主存用来存放__D_。
A.程序B.数据C.微程序D.程序和数据2.下列存储器中，速度最慢的是_C__。
A.半导体存储器B.光盘存储器C.磁带存储器D.硬盘存储器3.某一SRAM芯片，容量为16KB×1位，则其地址线有__A__。
A.14根B.16K根C.16根D.32根4.下列部件中，存取速度最慢的是_B__。
A.光盘存储器B.CPU存储器C.软盘存储器D.硬盘存储器5.在主存和CPU之间增加Cache的目的是_C__。
A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D.代替CPU中的寄存器工作6.计算机的存储器采用分级存储体系的目的是__D_。
A.便于读／写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格与存取速度间的矛盾7.某SRAM芯片，其容量为1KB×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为__A__。
A.23B.25C.50D.208.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为__A__。
A.全相联映射B.直接映射C.组相联映射D.混合映射9.处理机有32位地址，则它的虚拟地址空间为_B__字节。
A.2GBB.4GBC.100KBD.640KB10.虚拟内存的容量只受__D_的限制。
A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11.以下_B__不是段式存储管理系统的优点。
A.方便编程B.方便内存管理C.方便程序共享D.方便对程序保护12.在可变分区分配方案中，最佳适应法是将空闲块按_C__次序排序。
A.地址递增B.地址递减C.大小递增D.大小递减13.在分区存储管理方式中，如果在按地址生序排列的未分配分区表中顺序登记了下列未分配分区：1-起始地址17KB，分区长度为9KB；2-起始地址54KB，分区长度为13KB；现有一个分区被释放，其起始地址为39KB，分区长度为15KB，则系统要_C__。
第3章存储系统一．判断题1．计算机的主存是由RAM和ROM两种半导体存储器组成的。
2．CPU可以直接访问主存，而不能直接访问辅存。
3．外（辅）存比主存的存储容量大、存取速度快。
4．动态RAM和静态RAM都是易失性半导体存储器。
5．Cache的功能全部由硬件实现。
6．引入虚拟存储器的目的是为了加快辅存的存取速度。
7．多体交叉存储器主要是为了解决扩充容量的问题。
8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
9．多级存储体系由Cache、主存和辅存构成。
10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
二．选择题1．主（内）存用来存放。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。
A．23 B．25 C．50 D．209．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射三．填空题1．对存储器的要求是、、，为解决这三者的矛盾，计算机、采用体系结构。
答：速度快、容量大、成本低，分级存储体系。
2．CPU能直接访问和，但不能访问和。
答：主存、CACHE、外存、I/O设备。
3．Cache的映射方式有、和三种。
其中方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。
4．广泛使用的和都是半导体存储器。
前者的速度比后者快，不如后者高。
它们的共同缺点是断电后保存信息。
答：依次为SRAM、DRAM、随机读写、集成度、不能。
5．闪速存储器能提供高性能、低功耗、高可靠性以及能力，为现有的体系结构带来巨大变化，因此作为用于便携式电脑中。
答：瞬时启动、存储器、固态盘。
6．相联存储器不按地址而是按访问的存储器，在Cache中用来存放，在虚拟存储器中用来存放。
答：内容，行地址表，段表、页表和快表。
7．虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的。
8．磁盘的地址格式由、、、四部分组成。
答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。
9．温彻斯特硬盘的特点是、和。
答：固定盘片、活动磁头和密封结构。
10．一个完整的磁盘存储器由三部分组成，其中又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备，是磁盘机与主机的接口部件，用于保存信息。
答：驱动器、控制器、盘片。
四．简答题1.存储器的层次结构主要体现在什么地方为什么要分这些层次计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。
而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
2.说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
即：存取周期 = 存取时间 + 恢复时间3.试比较静态RAM和动态RAM。
4.什么叫刷新为什么要刷新说明刷新有几种方法。
5.半导体存储器芯片的译码驱动方式有几种解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。
这种方法通过行、列译码信号的重合来选址，也称矩阵译码。
可大大节省器材用量，是最常用的译码驱动方式。
6.什么是“程序访问的局部性原理”存储系统中哪一级采用了程序访问的局部性原理解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。
存储系统中Cache—主存层次采用了程序访问的局部性原理。
7.计算机中设置Cache的作用是什么能不能把Cache的容量扩大，最后取代主存，为什么答：计算机中设置Cache主要是为了加速CPU访存速度；不能把Cache的容量扩大到最后取代主存，主要因为Cache和主存的结构原理以及访问机制不同（主存是按地址访问，Cache是按内容及地址访问）。
8.Cache制作在CPU芯片内有什么好处将指令Cache和数据Cache分开又有什么好处答：Cache做在CPU芯片内主要有下面几个好处：1）可提高外部总线的利用率。
因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；3）可提高存取速度。
因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；将指令Cache和数据Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
9.采用定长数据块记录格式的磁盘存储器，直接寻址的最小单位是什么寻址命令中如何表示磁盘地址五．计算题1.什么是存储器的带宽若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少2. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少当选用下列不同规格的存储芯片时，各需要多少片1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位3.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为μs。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少4.设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
5.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少（2）若每个模块板为32K×8位，共需几个模块板（3）每个模块板内共有几片RAM芯片（4）共有多少片RAM（5）CPU如何选择各模块板6.设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读/写命令信号（高电平为读，低电平为写）。
现有这些存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。
要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
7.某机字长为16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：8.设CPU共有16根地址线，8根数据线，并用M/-IO作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O)，-WR（低电平有效）为写命令，-RD（低电平有效）为读命令。
设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。
现有右图所示的存储芯片及138译码器。
画出CPU 和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）。
解：芯片容量=64KB/8=8KB每个芯片（体）的地址范围以8为模低位交叉分布如下CPU 和各体的连接图：由于存储器单体的工作速率和总线速率不一致，因此各体之间存在总线分配问题，存储器不能简单地和CPU 直接相连，要在存储管理部件的控制下连接。
9.一个4体低位交叉的存储器，假设存取周期为T ，CPU 每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期R A M … O E D nD 0 W EC E…-O E 允许读-W E 允许写-C E 片选10.设主存容量为256K字，Cache容量为2K字，块长为4。
（1）设计Cache地址格式，Cache中可装入多少块数据（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式。
（4）在全相联映射方式下，设计主存地址格式。
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。
