BF3005设计说明V1.1
- 格式：pdf
- 大小：280.23 KB
- 文档页数：8
D1 CMOS Image Sensor
BF3005
Design guide Revision History
Revised. Date Revision
Brief Descrip-
tion
Author Proofread Authorize
目录
1. 外围电路 (2)
2. 设计说明 (2)
3. BF3005（PLCC）说明 (4)
3.1.BF3005PLCC封装 (4)
3.2.PLCC封装管脚说明 (4)
3.3.PCB焊盘设计说明示意图 (6)
4. 成像方向 (6)
1. 外围电路
图1-1 外围电路
2. 设计说明
外围电路设计说明
¾ BF3005芯片有两组电源引脚：VLDO和VDD3A；两组地引脚： VSSD和VSSA；
¾设计电源方案时应注意：
电路设计中要尽量保证VDD3A的电源质量。
¾设计电源电路时可以分两种方案：
第一种：单电源来供：单个LDO输出3.3V电压通过外接一个0R电阻分成两路3.3V电压；LDO直接输出的3.3V供给VDD3A;经0R电阻后的供给VLDO。
另一种：双电源来供：用两个LDO，分别给VLDO和VDD3A单独供电。
¾设计电源模块时，一般采用的都是第一种方案；LDO应尽可能放置在靠近芯片输入引脚处，电源线走线一般应大于等于0.3mm，最小不应该小于0.254mm；供给芯片VDD3A的电源线要尽可能短；并且在每路电源供给芯片靠近引脚处需要分别放一0.1uF滤波电容。
¾设计地线时，分两路网络处理，VSSA（AGND）和VSSD(DGND)要分开接；参考地线线宽为
0.5mm—1mm之间，在允许布线的条件下尽可能加宽。
¾ C1—C2是必须的，其容值为0.1uf的贴片电容，省略会影响图像质量；
¾各个电容尽可能靠近相应的引脚。
并且走线应注意先经过滤波电容后再进sensor；滤波电容是推荐的，省略可能会影响图像质量；
¾电源走线时，不管采用那种供电方案都建议把VLDO和VDD3A分开走线；
¾ VCLK、XCLK、HSYNC、VSYNC的走线之间最好采用地线屏蔽或远离；
¾ SCL、SDA、的走线应该尽量远离XCLK、VCLK、D2、D3，或用地线屏蔽；
¾ RSTB、PWDN、VDD3A的走线也应该尽量远离XCLK、VCLK、D2-D9;
¾ MOTION引脚为动态检测管脚，当检测到有动态变化时，此管脚输出为高，可以外接蜂鸣器电路，不用时此引脚悬空。
¾ I2C走线时必须加4.7K (4.7K是推荐值) 的上拉电阻。
¾芯片的NC引脚在布线时直接悬空不接；
¾如果采用有源晶振，则只有由XCLKI输入时钟信号，如果采用无源晶振，则须使用XCLKO；
3. BF3005 CHIP（PLCC）说明3.1. BF3005 PLCC封装
图3-1 PLCC封装图
3.2. PLCC封装管脚说明
PIN Num. PIN
NAME
CHIP
PIN
TYPE
FUNCTION/DESCRIPTION
1 D4 Output Digital output bit[4]
2 D
3 Output Digital output bit[3]
3 D2 Output Digital output bit[2]
4 D1 Output Digital output bit[1]
5 D0 Output Digital output bit[0]
6 VDD3A Supply Analog power: 3.3V
7 VSSA Ground Analog ground
8 VLDO Supply Digital Power supply 3.3V
9 VSSD Ground Digital ground
10 VSYNC Output Vertical synchronization output
11 HSYNC Output Horizontal reference output
12 VCLK Output Video clock output
13 MOTION Output Motion detection.
When the motion exists in the video, the output change LOW to HIGH.
14 RSTB Input Hardware Reset, active low 0: Reset Mode
1: Work Mode
15 NC NC NC
16 XCLKI Input System clock Input
17 XCLKO Output Oscillator clock Output
18 NC NC NC
19 NC NC NC
20 NC NC NC
21 SDA I/O SCCB serial interface data I/O
22 SCLK I/O Two-wire serial interface clock.
23 Master_en Input Master_en
24 PWDN Input Power down mode ON/OFF selection: 0:OFF
1:ON
25 NC NC NC
26 D7 Output Digital output bit[7]
27 D6 Output Digital output bit[6]
28 D5 Output Digital output bit[5] *. D[7:0] 是8位图像数据输出端口 (D[7] 最高位, D[0] 最低位)
3.3. PCB焊盘设计说明示意图(单位：mm)
图3-2 PCB焊盘设计示意图（Bottom view）4. 成像方向
芯片应用中位置摆放应该如下图所示，显示的图像才是正向。
图4-1芯片的摆放示意图（top view）。
