基于NetFPGA的模块化硬件路由器实现

Design and Implementation of Storage of Network Component Based on NetFPGA10G 作者： 张硕琳 罗洪斌
作者机构： 北京交通大学下一代互联网互联设备国家工程实验室,北京100044
出版物刊名： 电信科学
页码： 18-22页
年卷期： 2014年 第9期
主题词： 下一代互联网 网络组件 存储功能 NetFPGAl0G
摘要：以内容为中心的下一代互联网体系结构是目前的研究热点。

其网络组件需要同时具备基本转发功能和内容存储功能。

在NetFPGA10G硬件平台上,设计并实现了具有存储功能的网
络组件,可以同时进行数据转发和内容存储,提高了网络资源的利用率。

基于NetFPGA的可编程路由器数据平面的设计与实现的开题报告一、选题背景网络通信已经成为现代社会必不可少的一部分。

但是，随着数字化、信息化的快速发展，网络技术的要求也越来越高，需要提高网络吞吐量及处理效率，降低网络延迟，提高路由稳定性等等。

因此，基于NetFPGA的可编程路由器数据平面的设计与实现显得尤为重要。

NetFPGA可编程路由器平台将会拥有诸多优势，具有高性能、低延迟、高灵活性、可扩展性等特点，可以将硬件性能与软件灵活性合并起来，实现高效的数据包处理。

二、研究意义1. 促进网络流量的高效传输网络流量量的不断增加给网络性能和数据平面设计带来了巨大挑战，而 NetFPGA 可编程路由器可以运用嵌入式处理器与 FPGA 等硬件实现硬件与软件，从而能够更高效地过滤、转发、去重、分类、计算等数据包处理。

2. 提高路由器的灵活性和可扩展性NetFPGA可编程路由器具有高度的可编程性和可扩展性，能够通过修改软件代码和硬件架构以适应不同的网络场景。

这使得路由器可以更容易地适应不同的流量模式和应用场景。

3. 促进网络性能的研究和开发通过基于NetFPGA的可编程路由器的研发，能够探索和验证新型的数据平面技术和算法，为网络性能的进一步提升提供技术支持和解决方案。

三、研究内容本文的研究内容主要包括以下几个方面：1. NetFPGA可编程路由器架构设计分析NetFPGA平台的硬件和软件特点，设计支持高性能数据包处理的可编程路由器硬件架构。

2. 数据平面算法设计通过深入分析现有数据平面算法和降低延迟算法，并结合NetFPGA 平台的特点，设计可适用于NetFPGA可编程路由器的高效数据包处理算法。

3. 算法实现及优化将设计好的算法在NetFPGA平台上进行实现，并进行优化，以达到更高的处理速度和更稳定的路由器工作。

4. 性能测试与对比分析通过对设计的NetFPGA可编程路由器进行性能测试和与现有商用路由器的对比分析，验证设计的优越性，并为路由器的进一步完善提供参考。

第一组：杜晓松（组长）、王涛、袁凯时间：5月7日（周五）上午9:00 地点：二教508教室人员：第二组：谢光忠（组长）、许向东、顾德恩时间：5月6日（周四）上午9:00地点：二教503教室人员：第三组：黄子强（组长）、钟建、徐林时间：5月6日（周四）上午8:30 地点：二教501教室人员：第四组：林祖伦（组长）、蒋泉、曹贵川时间：5月5日（周三）下午2:30地点：二教501教室人员：第五组：陈文彬（组长）、李军建、张磊时间：5月7日（周五）下午2:30地点：二教504教室人员：第六组：祁康成（组长）、蒋向东、陶斯禄时间：5月7日（周五）下午2:30地点：二教408教室人员：第七组：叶玉堂（组长）、杨春平、雍杨时间：5月11日（周二）下午2:40地点：逸夫楼535室人员：第八组：彭真明（组长）、吴云峰、董洪舟时间：5月6日（周四）下午2:30地点：二教504教室人员：第九组：张晓霞（组长）、岳慧敏、陈德军时间：5月7日（周五）下午2:30地点：二教403教室人员：第十组：李和平（组长）、唐雄贵、代志勇时间：5月7日（周五）上午8:30地点：二教107人员：第十一组：刘爽（组长）、李剑峰、李琨时间：5月6日（周四）下午2:30地点：二教501教室人员：第十二组：廖进昆（组长）、张尚剑、张艳时间：5月5日（周三）下午2:30地点：光电楼409会议室人员：第十三组：张义德（组长）、杨洪平、漆强时间：5月6日（周四）上午8:30地点：二教504教室人员：第十四组：周鹰（组长）、杨立峰、高原时间：5月7日（周五）上午8：30地点：二教203教室人员：第十五组：严高师（组长）、唐普英、何其锐时间：5月6日（周四）下午2:30地点：二教108教室人员：第十六组：补世荣（组长）、张天良、宁俊松时间：5月5日（周三）上午8:30地点：二教403教室人员：。

一种基于嵌入式系统和Internet的FPGA动态配置方案在现今的数字系统设计中，以“微控制器+”为核心的体系结构因其强大的处理能力和灵便的工作方式而被广泛采纳。

嵌入式微控制器的优势在于将微处理器内核与丰盛多样的外围接口设备紧密结合，在提供强大的运算、控制功能的同时，降低了系统成本和功耗，因而适合作为数字系统的控制核心；FPGA的优势在于超高速、丰盛的规律资源以及用户可灵便配置的规律功能，适用于规律接口功能多种多样、灵便可变的场合。

将二者结合形成优势互补，如有需要，再配以适当的专用芯片（例如音视频编、数字调制解调器等）。

这种体系结构适用于大多数复杂数字系统的设计。

如系统中包含可编程器件，就必需考虑其功能配置的问题。

然而，传统的FPGA配置计划（例如调试阶段的专用下载电费方式、成品阶段的专用存储器方式）在成本、效率、灵便性等方面都存在着显然的不足。

针对这样的实际问题，基于嵌入式微控制器与FPGA广泛共存于复杂数字系统的背景，考虑到大量数字系统要求接入internet的现状，借鉴软件“一机多能”的思想，提出了一种基于嵌入式系统和Internet的FPGA动态配置计划。

该计划的提出，旨在基于系统现有的、通用的软硬件资源，尽可能地提高FPGA配置的效率和灵便性。

实践证实，该计划可行、有用，达到了设计目的。

1 FPGA配置的期基本问题及现有的解决计划为轮述便利，将基于SRAM工艺的FPGA的配置流程用图1所示的模型表示。

从图1中可以看到，FPGA的配置过程实质上是两次数据的传输过程（分离由配置数据源到时序控制器和时序控制器到目标FPGA）。

因此，将这两次关键的数据传输作为FPGA配置的两个基本问题，并在下文中针对不同的传输方式研究各自的优缺点，从而寻求合理的解决计划。

第1页共5页。

基于FPGA的神经网络硬件实现随着和深度学习领域的快速发展，神经网络的规模和复杂性不断增加，对计算能力和效率的要求也越来越高。

传统的基于CPU和GPU的实现方式虽然可以实现大规模神经网络的训练和推理，但是存在着计算资源利用率低、功耗高等问题。

FPGA作为一种可编程逻辑器件，具有高度的灵活性和并行计算能力，可以被用来实现神经网络硬件加速器。

本文将介绍基于FPGA的神经网络硬件实现的相关技术和应用。

FPGA（Field Programmable Gate Array）是一种可以通过编程来配置其硬件资源的集成电路。

它由大量的可编程逻辑块和可编程互连资源组成，可以用来实现各种数字电路和算法。

与传统的ASIC和GPU相比，FPGA具有以下优点：可编程性：FPGA可以通过编程来配置其硬件资源，实现不同的算法和电路。

并行计算：FPGA由大量的可编程逻辑块和可编程互连资源组成，可以实现并行计算。

灵活性：FPGA不仅可以用来实现数字电路和算法，还可以用来实现模拟电路和信号处理算法。

低功耗：FPGA的功耗比CPU和GPU低得多，可以提高设备的续航能力和可靠性。

基于FPGA的神经网络硬件实现主要可以分为以下几个步骤：算法设计：根据实际应用需求，设计和实现神经网络模型，确定网络结构和参数。

数据流图设计：将神经网络模型转化为硬件可实现的数据流图，确定每个计算单元的计算方式和数据传输方式。

硬件描述语言编程：使用硬件描述语言（如Verilog或VHDL）编写程序，将数据流图转化为硬件电路。

硬件仿真与验证：使用仿真工具对硬件电路进行仿真测试，验证其正确性和性能是否达到预期。

硬件实现：将硬件电路加载到FPGA上，进行实际测试和性能优化。

基于FPGA的神经网络硬件加速器可以广泛应用于各种领域，如图像处理、语音识别、自然语言处理等。

以下是一个图像处理领域的应用案例：神经网络模型：YOLO（You Only Look Once）算法数据流图设计：将YOLO算法的卷积层、激活层和全连接层等计算单元转化为硬件可实现的数据流图。

基于FPGA的星内高速路由实现方案王翠莲;李寅;周东;吴伟【摘要】针对星内各载荷设备数据交互速率快、接口复杂的现状,设计了一种基于现场可编程门阵列(FPGA)的高速路由实现方案,解决了星内路由设计中矩阵交换、路由查找、同步动态随机访问存储器(SDRAM)仲裁访问控制、可靠性设计等多个关键问题;该路由方案采用模块化设计,具有便于集成和扩展的特点,可用于控制局域网络(CAN)总线、通用异步收发传输器(UART)、低电压差分信号(LVDS)等多种标准接口的载荷设备构建通信网络;同时,文章给出了该方案在工程中的具体实施和试验验证情况,可为航天器星内和星间路由设计提供参考.【期刊名称】《计算机测量与控制》【年(卷),期】2019(027)003【总页数】5页(P164-167,172)【关键词】路由查找;高速;矩阵交换;SDRAM【作者】王翠莲;李寅;周东;吴伟【作者单位】北京空间飞行器总体设计部,北京 100094;航天东方红卫星有限公司,北京 100094;北京空间飞行器总体设计部,北京 100094;北京空间飞行器总体设计部,北京 100094【正文语种】中文【中图分类】V4460 引言随着卫星通信技术的发展，空间探测器载荷设备种类的增多，实时生成的探测数据数量越来越大，传输速率越来越快，数据传输协议也日趋复杂。

因此需要设计星内高速路由转发器，完成各星内载荷设备数据的实时转发。

在传统的航天器设计中，一般由星载数据管理软件实现各载荷数据的协议处理、数据转换、路由转发等功能。

在数据交互速率快，传输协议复杂的情况下，软件实现复杂度大幅提升；此外，星载数据管理软件可用资源有限，在处理能力接近极限时，可靠性显著下降。

文献[1]中提到的星内路由框架采用分层设计，将协议处理、数据转换和路由转发等功能分开处理。

数据路由功能由底层的独立模块完成，无需考虑数据帧协议、类型等信息，实现数据帧的透明转发。

星内载荷设备交互数据内容包括科学观测与工程参数、遥控命令、遥测数据、软件重配置数据等，峰值数据吞吐量不小于1 Gbps。

0.1课题背景智能计算技术的进步总是离不开人工智能,特别是人工神经网络以下简称神经网络技术的发展。

神经网络系统研究的重要意义已为许多科学家所承认,由于其信息处理机制的成功应用,实际上已成为智能信息处理的主要技术之一,是智能计算发展的一个主流方向。

神经网络经历了近为多年的迅速发展,它所具备的独特知识表示结构和信息处理的原则,使其在许多应用领域取得了显著的进展,能够为解决一些传统计算机极难求解的问题提供满意的解,或者为寻求满意解提供全新的思路。

神经网络是由简单的非线性处理单元分层排列所组成的大规模并行分布式网络,在知识获取与知识储存方面与人脑有着惊人的相似性。

并行性、模块性和自适应性是神经网络所具备的三个典型计算特性。

由于可以利用的并行性和快速重构技术来适应神经网络的权值和拓扑结构,基于FPGA的可重构计算体系结构很适于实现人工神经网络。

神经网络的FPGA实现自1992年的一篇关于神经网络FPGA实现的文章[1]以来取得了进步,但由于神经网络的算法比较复杂,细粒度器件的价格相对来讲比较昂贵,使得采用毛来实现大规模神经网络仍存在难题。

正是由于人工神经网络是一门新兴的学科，它在理论、模型、算法、应用和时限等方面都还有很多空白点需要努力探索、研究、开拓和开发。

因此，许多国家的政府和企业都投入了大量的资金，组织大量的科学和技术专家对人工神经网络的广泛问题立项研究。

从人工神经网络的模拟程序和专用芯片的不断推出、论文的大量发表以及各种应用的报道可以看到，在这个领域里一个百花气放、百家争鸣的局面已经形成。

在进行神经网络的理论研究时，人们可以将自己的神经网络模型或算法在通用的串行或并行计算机上编程实现，但这只是研究的手段而绝非目的，在构造实际的神经网络应用系统时，必然要考虑到硬件实现问题，特定应用下的高性能专用神经网络硬件是神经网络研究的最终目标。

为此我们基于FPGA器件进行了这方面的探索工作。

0.2国内外研究状况及趋势神经网络来自人类对自己的研究，起始于19世纪末20世纪初，在经历60多年的发展历史过程中，有发展到高潮阶段也经历过低潮阶段：60年代，当时有几家公司和研究机构试图用硬件来实现神经元，最为著名的便是感知机和ADALINE神经网络模型的实现。

基于FPGA的路由技术研究作者：江国安来源：《电脑知识与技术》2012年第16期摘要：该文针对路由器的路由查找，简单概述了路由技术的发展，路由器的体系结构，硬件路由表的数据结构设计等，介绍了FPGA，及基于FPGA的路由技术，研究了如何用FPGA 硬件实现高效的路由技术。

关键词：网络；路由器；FPGA；硬件；路由技术中图分类号：TP393文献标识码：A文章编号：1009-3044(2012)16-3806-02核心路由器由于需要执行复杂的IP路由查找操作,已成为制约因特网性能的新的瓶颈，我们需要高速有效的包调度、转发和路由策略，此技术的研究受到业界的广泛关注[1]。

1路由技术英特网的体系结构是分层次的，每个层次结构上都需要对应功能的路由器。

接入网上的路由器主要负责的是将家庭用户和小型企业网连接到ISP，它面临的主要问题是将使用不同的网络技术的PC接入Internet，这就要求其提供高速的端口，丰富的协议支持；而企业级的路由器则是连接整个企业或校园中的所有PC,所以要求其必须易于配置，能提供高密度的端口，支持QoS等功能；骨干网上的路由器是不需要直连用户端系统的，它们连接的是ISP和企业级网，需要能提供高速路由功能。

所以,路由技术对于整个网络是至关重要的。

1.1路由器简介路由器的逻辑体系结构主要由路由引擎，转发引擎，路由表，网络适配器和相关的逻辑电路等几部分组成。

转发引擎中最关键的就是IP协议，控制对路由表的查找，负责把数据包从一个网络适配器转发到另一个网络适配器。

而路由表的查找效率是整个路由器的性能的关键因素，因为每个通过路由器的数据包都需要首先对路由表进行查找然后决定如何进行转发。

路由引擎不涉及通过路由器的数据通路，只负责对路由表更新，包括了高层协议，特别是路由协议，所有往往用通用的CPU代替。

1.2硬件路由表设计路由表的实现方法主要有两大类：基于软件和基于硬件。

但是基于软件的查找次数至少为5次，这距离高速链路的要求已经远远不够了；而基于硬件的方法中则有很多结构简单，查找速度快，其中最少的只需访问一次存储器，最多只需要访问两次存储器。

基于FPGA和ARM9的片上网络系统硬件平台IC制造技术的发展推动着芯片向更高集成度方向前进，从而能够将整个系统设计到单个芯片中构成片上系统SoC（System on Chip）。

SoC采用全局同步型共享总线通信结构。

这类系统由于挂在总线上的设备在通信时对总线的独占性以及单一系统总线对同步时钟的要求，使得在片上IP核越来越多的芯片中，不可避免地存在通信效率低下、全局同步时钟开销大等问题。

片上网络NoC(Network on Chip)的提出有效地解决了上述问题。

该系统借鉴了计算机网络中分组交换的通信方法，可以根据应用灵活地采用多种网络拓扑结构互连片上IP核[1]。

各IP核间有多条链路可以进行并行通信，由FIFO跨接处于异步时钟域中的IP核，实现全局异部局部同步时钟系统。

具有可扩展性好、低互连功耗和低延迟等特点。

然而目前NoC还处于研究阶段，国内许多科研机构和院校围绕着网络拓扑结构、映射算法、路由算法、测试方法、路由节点的设计等展开研究[2]。

各种基础理论的验证通常依赖于软件建模和硬件仿真。

但针对NoC具体的应用系统少有报道。

本文阐述了一个小型NoC系统的硬件实现，对系统的硬件实现方案、通信接口及信号完整性等问题进行了细致地研究。

通过对完整系统的设计与实现，探索了NoC系统应用过程中的关键技术与难点，同时验证了NoC相关理论算法与结构、路由节点的设计和FPGA的多核技术等。

1 硬件平台的设计NoC应用的最终目标是将大型的多核系统设计到单芯片中，使得片内可以容纳大量处理器核、专用IP核、存储器、数据通信单元等。

然而这类庞大的系统在流片之前都需要合适的硬件平台来进行仿真、验证工作。

另外某些场合的NoC 系统更可能会直接选择使用FPGA作为其最终的硬件实现方案。

因此基于FPGA 的NoC应用系统设计具有实用性。

考虑到FPGA的资源限制与NoC系统特点，针对3×3 的2D Mesh结构设计了基于FPGA的NoC应用系统框架，如图1所示。

一种基于FPGA的神经网络硬件实现方案详解人工神经网络在智能控制、模式识别、图像处理等领域中应用广泛。

在进行神经网络的应用研究时，人们可以将神经网络模型或算法在通用的计算机上软件编程实现，但很多时间浪费在分析指令、读出写入数据等，其实现效率并不高。

软件实现的缺点是并行程度较低，因此利用软件实现神经网络的方法无法满足某些对数据实时处理要求较高的场合（如工业控制等领域）。

目前实现大规模、实时性要求高的神经网络，传统的软件算法实现方法显示出其难以满足速度等要求的不足。

此外，在构建神经网络时必然需要考虑硬件实现问题。

由于神经网络具有并行计算的特点和功能，可以有效发掘算法本身的并行特性，提出高效的硬件电路结构，从而完成神经网络的硬件实现。

脉冲耦合神经网络（Pulse Coupled Neural Network，PCNN）是新一代的神经网络，在研究猫等哺乳动物的视觉神经元时，根据其脉冲同步发放的工作原理所提出的。

目前，P CNN 理论仍在发展中，由于其独特的并行性能，在图像分割与平滑、边缘检测与细化、决策与优化等领域应用广泛。

当前的研究重点在于模型的优化和软件的实现，而相关的硬件实现在国内并不多见，PCNN并行结构的特性为硬件实现提供了可能。

1 PCNN的基本原理脉冲耦合神经网络是一种单层模式的两维神经网络，它的基本单元是脉冲耦合网络的神经元。

图1为PCNN的单个神经元模型框图，它由输入部分、连接调制部分、脉冲发生器部分3部分构成。

输入部分即接收域，其接收信号来源有两部分：邻近神经元产生的信号和外部的输入激励。

这两部分信号通过两个不同的路径进行传递，其中一个路径传递反馈输入信号，其包含外部输入激励，该路径即为F路径;另一个路径传递连接输入信号，其包含来自邻近神经元产生的信号，该路径即为L路径。

连接调制部分完成上述两个路径信号的耦合，经过一定的信号处理，产生神经元的内部活。

NetFPGA用户手册Ver 1.22009年10月26日目录1.系统概述 (3)FPGA介绍 (3)1.2.硬件和逻辑结构 (4)1.3.硬件要求 (5)1.4.软件系统 (6)2.系统准备 (8)2.1.CentOS系统安装 (8)2.2. 安装JDK (14)3.实验环境搭建 (16)3.1.前期准备 (16)3.2.基本程序安装 (19)3.3.编译和安装过程 (20)3.4.快速安装方式 (25)3.5.初步检测 (27)4.硬件测试 (28)4.1.准备工作 (28)4.2.自检程序 (28)5.回归测试 (30)5.1.准备工作 (30)5.2.测试过程 (31)5.3. 测试分析 (37)6.实验室介绍 (48)6.1 北京理工大学 (48)6.2. 北京理工大学-Xilinx联合实验室 (51)6.3. Digilent示范实验室 (51)7.FAQ (52)8.技术支持 (56)9.参考资料 (56)1.系统概述FPGA介绍图1.1: NetFPGA介绍NetFPGA是由美国斯坦福大学（Stanford University）开发设计的一个低成本可重用硬件平台。

它的出现使研究人员可以在硬件级别的开发环境上搭建Gb/s 级高性能网络系统模型，从而进行网络系统的研究和测试。

NetFPGA能够很好地支持模块化设计，复杂的硬件设计可以通过各个子模块的组合来完成。

更重要的是，NetFPGA是一个基于Linux的开放性平台，所有对它感兴趣的人都可以利用平台上现有的资源，在前人开发的基础上搭建自己的系统，而自己开发的系统也可以被其他人所用，而不再需要重复地搭建外围模块、开发驱动和GUI等，只要添加自己的模块和修改现有的系统即可。

NetFPGA的模块化和开放性，大大简化了网络研究的任务量，从而使其获得了全球众多研究机构的青睐。

目前，基于NetFPGA的网络设计和路由器设计，已经作为一门实验课程在美国的很多高校里讲授。