数字逻辑实验报告实验

1

数字逻辑电路

实验报告

指导老师:

班 级:

学 号:

姓 名：

时 间：

第一次试验

一、 实验名称：组合逻辑电路设计

2 二、 试验目的：

1、 掌握组合逻辑电路的功能测试。

2、 验证半加器和全加器的逻辑功能。

3、 、学会二进制数的运算规律。

三、 试验所用的器件和组件：

二输入四“与非”门组件3片，型号74LS00

四输入二“与非”门组件1片，型号74LS20

二输入四“异或”门组件1片，型号74LS86

四、 实验设计方案及逻辑图：

1、设计一位全加/全减法器，如图所示：

电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。

（1） 输入/输出观察表如下：

输 入 输 出

A B Cin 加法（M=0） 减法（M=1）

S Co S Co

0 0 0 0 0 0 0

0 0 1 1 0 1 1

0 1 0 1 0 1 1

0 1 1 0 1 0 1

1 0 0 1 0 1 0

1 0 1 0 1 0 0

1 1 0 0 1 0 0

1 1 1 1 1 1 1

（2）求逻辑函数的最简表达式

函数S的卡诺图如下： 函数Co的卡诺如下：

化简后函数S的最简表达式为：

Co的最简表达式为：

3 （3）逻辑电路图如下所示：

2、舍入与检测电路的设计：

用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示：

数 字 逻 辑

实验指导书

实验者须知

一、明确实验目的

实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。再者为了训练学生的科学作风及不断提高实验技能等。

二、实验前的准备

实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。

三、实验要求

1、遵守实验室规则，养成良好的实验作风；

2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；

3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；

4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。待教师允许继续进行实验时方可继续，不可私自处理；

5、实验完毕整理好仪器、导线、芯片。

四、实验报告内容

1、实验题目、任务、要求。

2、实验前进行理论分析、计算。

3、实验步骤，实验线路、实验记录。

4、电平及波形的分析、讨论。

5、结论(出现了故障如何排除的，通过实验有何体会与收获)

写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。

目 录

实验一 门电路实验 ...................................................................... - 1 -

数字逻辑课程实验报告

实验名称 用VHDL语言实现

实验人姓名 马立杰

学 号 411109030110

班 级 4111090702

同组人姓名

实 验 时 间

成 绩

石家庄经济学院信工学院

一、实验内容

1.实现D触发器（边沿触发）。

2.模4计数器的设计；（具有异步清0和同步计数功能）。

二、实验原理

（1）、模4计数器的设计

1. 系统输入输出确定

两输入两输出，脉冲cp,异步清0输入端clear,输出q(0)、q(1)。

2. 真值表

cp clear q(两位数组）

× 0 00

上升沿 1 自增1

无效 1 保持

3. 逻辑函数表达式（可省略）

4. 电路图

5. VHDL程序源代码

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY counter IS

PORT(cp:IN STD_LOGIC;

clear:IN STD_LOGIC;

q:OUT STD_LOGIC_VECTOR(1 DOWNTO 0));

END counter;

ARCHITECTURE behave OF counter IS

SIGNAL q1:STD_LOGIC_VECTOR(1 DOWNTO 0);

BEGIN

PROCESS(cp,clear)

BEGIN

IF clear ='0' THEN

《数字逻辑》实验报告

实验名称： ＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿

学号：＿＿＿＿＿＿ 姓名：＿＿＿＿＿＿

同组者：＿＿＿＿＿＿ 时间：＿＿＿＿＿

一． 实验目的

二． 实验原理（画接线图）

三． 实验设备

四． 实验内容

五． 结果与讨论

实验一 组合逻辑电路的设计与测试（全加器）

一． 实验目的

掌握组合逻辑电路的设计与测试方法。

二． 实验原理

用中、小规模集成电路来设计组合电路是常见的逻辑电路，设计电路的一般步骤如图1-1所示。

根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路，最后，用实验来验证设计的正确性。

三． 实验设备和器件

1．多功能数字逻辑实验仪DVCC

2．万用表

3．芯片若干（74LS08（与门）、 74LS86（异或）、

74LS32（或门））

4．导线若干 设计要求

真值表

逻辑表达式 卡诺图

化简逻辑表达式

逻辑图

图1－1 四． 实验内容

设计一位全加器，要求用异或门、与门、或门组成。

五． 实验报告

1． 列写实验任务的设计过程，画出设计的电路图。

2． 对所设计的电路进行实验测试，记录测试结果。

六． 思考题

“与或非”门中，当某一组与端不用时，应如何处理？

附：（74LS08（与门）、 74LS86（异或）、 74LS32（或门）

1,2――入 3－出

4,5――入 6－出

9,10－入 8－出

12,13－入 11－出

7－地 14－电源

DVCC简介：

它是一种智能多功能数字逻辑实验仪，内置单片机存储了大量示范实验软件，提供自动和非自动两类实验方式。