当前位置：文档之家 › 数电五阎石五课后习题和答案x专题培训课件

数电五阎石五课后习题和答案x专题培训课件

  • 格式：ppt
  • 大小：740.00 KB
  • 文档页数：27

下载文档原格式

  / 27

合集下载

第十清华数字电子技术第五阎石课件

第十清华数字电子技术第五阎石课件

《数字电子技术基础》第五版
tw RlC n V V ( ( ) ) V V ( (0 t) )RlC n V V D D D V D T 0H RlC n 2
tre (3~5 )R (/r /D 1R O)C N(3~5 )R OC N tdtwtre 输出脉 V O 1 时 冲间 宽 V I2 ） 从 度 0 充 等 （ V 电 T的 H 于 至 时间
合IC） 一、电路结构
由电压比较器（C1,C2） 触发器
输出缓冲器（G3,G4） OC输出的三极管（TD） 组成
《数字电子技术基础》第五版
《数字电子技术基础》第五版
二、功能表（输出与输 V I 2 V O
0 XX0
TD
导通
1
2 3
V
CC
1 3 VCC
0
导通
1
2 3
波形和震荡频率。
《数字电子技术基础》第五版
《数字电子技术基础》第五版
(3)当 VI1 至 VTH , 又返回第一个暂稳态。
二、电压波形
《数字电子技术基础》第五版
脉冲宽度计算：
TW T1 T2 T1 : C放 电 ，V从TH VDD放 至VTH T2 : C充 电 ，V从TH VDD充 至VTH
tw
R
ClnV() V()
V(0) V(t)
10.4.3 环形振荡器 一、最简单的环形振荡器
间后自动返回稳态。 ③暂稳态维持的时间长短取决于电路内部参数。
10.3.1 用门电路组成的单稳态触发器 一、积分型 G1和G2为TTL门 1、原理分析
《数字电子技术基础》第五版
* 稳V 态 I 0 ,V O 下 1 ,( V O 1 V O ： )V H A , V O ； H *V I后V ， O0,进入暂 V O 1 稳 0,C 开 态始 ，放电； *当放 VA 至 VTH 后V ， O1,返回稳态； *VI 后， C重新充VO 电 H ,恢 至复初始态；

数电第五版(阎石)第五章课后习题及答案pptx

数电第五版(阎石)第五章课后习题及答案pptx

03
习题三答案ຫໍສະໝຸດ 习题三第1题答案1.1 逻辑函数的表示方法 1.1答案：逻辑函数有多种表示方法， 如真值表、逻辑表达式、波形图和卡
诺图等。
1.2 逻辑函数的化简方法
1.2答案：逻辑函数的化简方法包括代 数法、公式法和卡诺图法等。
1.3 逻辑函数的运算规则
1.3答案：逻辑函数的运算规则包括与、 或、非等基本运算，以及与或、与非、 或非等复合运算。
习题一第3题答案
总结词
卡诺图化简
答案
通过卡诺图化简，我们得到最简的逻 辑表达式为(F = A'B + A'C + BC)。
02
习题二答案
习题二第1题答案
总结词
逻辑函数的表示方法
详细描述
逻辑函数的表示方法有真值表、逻辑表达式、逻辑图和波形图等。这些表示方法各有特 点，可以根据具体需求选择使用。真值表可以清晰地表示输入和输出之间的逻辑关系； 逻辑表达式简化了函数表示，便于分析和计算；逻辑图能够直观地展示逻辑函数的结构
习题三第2题答案
在此添加您的文本17字
2.1 逻辑函数的化简步骤
在此添加您的文本16字
2.1答案：逻辑函数的化简步骤包括合并项、消去项和简 化表达式等。
在此添加您的文本16字
2.2 逻辑函数的化简技巧
在此添加您的文本16字
2.2答案：逻辑函数的化简技巧包括利用运算规则、消去 项和合并项等。
在此添加您的文本16字
和功能；波形图则可以反映函数在时间序列上的动态变化。
习题二第2题答案
总结词
逻辑函数的化简方法
详细描述
逻辑函数的化简方法有多种，包括公式化简法、卡诺 图化简法和布尔代数化简法等。公式化简法基于逻辑 代数的基本公式和规则，通过简化表达式得到最简结 果；卡诺图化简法利用卡诺图的性质，通过图形直观 地找出最小项的组合，从而得到最简逻辑函数表达式 ；布尔代数化简法则通过代数运算简化逻辑函数。这 些化简方法各有优缺点，应根据具体情况选择使用。

阎石第五版数字电路技术课件

阎石第五版数字电路技术课件

数字电路基础
触发器概述
触发器的分类
触发器的工作原理
触发器的应用
01
02
03
04
触发器是一种具有记忆功能的电路，能够存储二进制信息。
根据工作原理的不同，触发器可以分为RS触发器、D触发器、JK触发器和T触发器等。
触发器通过接收输入信号，根据不同的工作模式，将存储的信息保持或翻转。
触发器广泛应用于数字系统的设计和实现，如寄存器、计数器等。
详细描述
总结词
数字电路技术的发展历程
详细描述
数字电路技术自20世纪40年代诞生以来，经历了从小规模到大规模，再到超大规模集成电路的发展历程。随着半导体工艺的不断进步，数字电路技术的集成度越来越高，性能越来越强大，应用领域也越来越广泛。
总结词
数字电路技术的应用领域
详细描述
数字电路技术广泛应用于计算机、通信、控制、测量仪器、航空航天、军事等领域。在计算机领域，数字电路技术用于构建中央处理器、存储器、输入输出接口等关键部件。在通信领域，数字电路技术用于信号传输、调制解调、信道编码等。在控制领域，数字电路技术用于实现各种控制算法和控制系统。在测量仪器领域，数字电路技术用于提高测量精度和自动化程度。在航空航天和军事领域，数字电路技术用于实现高速数据处理和精确控制系统。
数字电路的分析与设计
根据逻辑函数表达式或真值表，设计实现特定逻辑功能的组合逻辑电路。
组合逻辑电路设计
根据给定的逻辑函数和触发器类型，设计实现特定功能的时序逻辑电路。
时序逻辑电路设计
利用可编程逻辑器件的资源和编程语言，设计实现各种数字电路和系统。
可编程逻辑器件设计
使用硬件描述语言（如Verilog或VHDL）进行数字电路和系统的设计和仿真。

数字电子技术基础(第五版)阎石课件

数字电子技术基础(第五版)阎石课件
第二十四页，共28页。
用四位自然二进制码中的前十个码字来表示 十进制数码，因各位的权值依次为8、4、2、1，
故称8421 BCD码。
2421码的权值依次为2、4、2、1；
余3码由8421码加0011得到；
格雷码是一种循环码，其特点是任何相邻的 两个码字，仅有一位代码不同，其它位相同。
第二十五页，共28页。
=(5E.B2 )16
第十六页，共28页。
四、十六－二转换
方法：将每位十六进制数用4位二进制数表示。
( 8 F A . C 6)16
=(1000 1111 1010.1100 0110)2
第十七页，共28页。
五、八进制数与二进制数的转换
二进制数与八进制数的相互转换，按照每3 位二进制数对应于一位八进制数进行转换。
第二十六页，共28页。
2421 码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 2421
5211 码 0000 0001 0100 0101 0111 1000 1001 1100 1101 1111 5211
例：
（1）2＝（
）10 2195
常用 BCD 码
十进制数
0 1 2 3 4 5 6 7 8 9 权
8421 码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 8421
余 3 码 格雷码 0011 0000 0100 0001 0101 0011 0110 0010 0111 0110 1000 0111 1001 0101 1010 0100 1011 1100 1100 1101
▪基 数： 进位制的基数，就是在该进位制

数字电子技术基础第五版阎石课件

数字电子技术基础第五版阎石课件

2006年
24
8.4 通用阵列逻辑GAL
要使用GAL器件，就要先进行设计。GAL器件的开发 工具包括硬件开发工具和软件开发工具。硬件开发工 具有编程器，软件开发工具有ABEL-HDL程序设计语言 和相应的编译程序。编程器的主要用途是将开发软件 生成的熔丝图文件按JEDEC格式的标准代码写入选定 的GAL器件。
8.1 概 述
图8.1.1 PLD电路中门电路的惯用画法 （a）与门
（b）输出恒等于0的与门 （c）或门 （d）互补输出的缓冲器 （e）三态输出的缓冲器
2006年
返回
1
图8.1.1 PLD电路中门电路的惯用画法
（a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
辑模式（c）单乘积项模式 图8.8.7 输入/输出单元（ IOC ）的电路结构 图8.8.8 IOC的各种组态 图8.8.9 ispLSI器件的编程接口 图8.8.10 ispGDS22的结构框图 图8.8.11 ispGDS22的输入/输出单元（ IOC ）
支持不同厂家生产的，各种型号的PAL，GAL， EPLD，FPGA产品开发。
PLD开发系统包括软件和硬件俩部分。 开发系统软件是指PLD专用的编程语言和相 应的汇编程序或编译程序。开发系统软件大体
上可以分为汇编型，编译型和原理图收集型三
种。
2006年
58
8.8 在系统可编程逻辑器件（ISP－PLD）
图8.8.1 ispGAL16z8的电路结构框图 图8.8.2 ispGAL16z8编程操作流程图 图8.8.3 ispLSI1032的电路结构框图 图8.8.4 ispLSI1032的逻辑功能划分框图 图8.8.5 通用逻辑模块（GLB）的电路结构 图8.8.6 GLB的其它几种组态模式（a）高速旁路模式（b）异或逻

数字电子技术基础阎石主编第五版第五章 ppt课件

数字电子技术基础阎石主编第五版第五章 ppt课件

53
第五章
D
D Q Q1
CP
CP D
Q1
数字电子技术基础阎石主编第五版
54
第五章
D
D Q Q2
CP
CP D Q2
数字电子技术基础阎石主编第五版
55
第五章
5.6 触发器的逻辑功能及其描述方法
一、触发器按逻辑功能的分类
按 逻
SR触发器
辑
功
JK触发器
能
可
D触发器
分
为
T和T'触发器
数字电子技术基础阎石主编第五版
21
第五章
例5.2.1
11
11
00 11
00 11
0
00
0
11
11
00
00
11 111 1
0
0
数字电子技术基础阎石主编第五版
22
第五章
二、电平触发的触发器 （同步触发器）
1.电平触发SR触发器
数字电子技术基础阎石主编第五版
23
第五章
同步SR触发器的特性表
特性方程：
Q* S RQ SR 0
特性 方程
Q* S RQ
SR 0
数字电子技术基础阎C石L主K编下第五降版 沿到来时有效
31
第五章
例5.4.1
Q* S RQ SR 0
数字电子技术基础阎石主编第五版
32
第五章
2.主从JK触发器
Q* S RQ
SJQ RKQ JQ (KQ)Q
JQ K Q 主从JK触发器没有数字约电子束技术。基础阎石主编第C五L版K下降沿时有效 33
步置位、复位端的数作字电用子技。术基础阎石主编第五版

数电第五版(阎石)第五章课后习题与答案

数电第五版(阎石)第五章课后习题与答案

【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出Q,Q’的电压波形，如图A5.9所示。
【题5.11】已知脉冲触发JK触发器输入端J,K和CLK的电压波 形如图P5.11所示，试画出Q,Q’端对应的电压波形。设触发器 的初始状态为Q=0.
解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特 点（主从结构触发器属于脉冲触发方式），即可画出如图 A5.7所示的输出电压波形图。
【题5.8】 在脉冲触发SR触发器电路中，若S,R,CLK 端的电压 波形如图P5.8所示，试画出Q,Q’端对应的电压波形。假定触 发器的初始状态为Q=0.
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出图A5.8中Q和Q’的电压波形。
【题5.14】已知维持阻塞结构D触发器各输入端的电 压波形如图P5.14所示，试画出Q,Q’端对应的电压波形。
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的 边沿触发方式，即可画出Q和Q’的电压波形如图A5.14。
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q式的动作特 点，画出的Q,Q’ 端电压波形如图A5.15。
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0，试画 出在CLK信号连续作用下各触发器输出端的电压波形
解：根据每个触发器的逻辑功能和触发方式，画出输出端Q 的电压波形，如图A5.18。
解：见图A5.4.
【题5.5】 在图P5.5电路中，若CLK,S,R的电压波形如图中所 示，试画出Q和Q’端与之对应的电压波形。假定触发器的初 始状态为Q=0.

精选数电第五版阎石课后习题及答案

精选数电第五版阎石课后习题及答案
8 ? 3 ? 0.4
? 0.68k?
故????的取值范围应为：
R 0.68k? ? L ? 4.29k?
2020/2/8
30
【题3.29】试说明下列各种门电路哪些可以将输出端并联使 用（输入端的状态不一定相同）： （1）具有推拉式输出级的TTL电路； （2）TTL电路的OC门； （3）TTL电路的三态输出门； （4）互补输出结构的CMOS门； （5）CMOS电路的OD门； （6） CMOS电路三态输出门。 解：（1）、（4）不可； （2）、（3）、（5）、（6）可以
用电表使用5V量程，内阻为20KΩ/V。
解：这时相当于??12 端经过一个100KΩ的电阻接地。假定与非 门输入端多发射极三极管每个发射结的导通压降为0.7V,则有
（1）??12 ≈ 1.4V （3）??12 ≈ 1.4V
（2） ??12 ≈ 0.2V （4） ??12 ≈ 0V
（5） ??12 ≈ 1.4V
解：在满足V OL ? 0.4V 的条件下，求得
可驱动的负载门数目为：
NL
?
IOL (max) I IL
?
16 1.6
? 10
在满足V OH ? 3.2V 的条件下，求得可
驱动的负载门数目为：
NH
?
1 IOH (max) 2 IIH
?
1 0.4 ? 103 ? 5 2 40
故最多驱动5个与非门
2020/2/8
电平满足V OH
?
V 3.2V , OL
?
0.4V
。与非门的输入电流为?????≤?
I V I -1.6mA， IH
?
40? A。 OL
?
0.4V
时输出电流最大值为
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

[题5.20] 在图P5.20电路中已知输入信号 的电压波形如图所 示，试画出与之对应的输出电压 的波形。触发器为维持
阻塞结构，初始状态为Q=0 。（提示：应考虑触发器和异或 门的传输延迟时间。）
解：当 =0 ，Q=0时，异或门的输出 等于0. 变为高电平以 后， 也变成高电平。因为 也是触发器的时钟输入端，所以 经过触发器的延迟时间后，Q端被置为1状态；再经过异或门 的传输延迟时间， 回到低电平。因此， 高电平持续时间等 于触发器的传输延迟时间与异或门的传输延迟时间之和。
【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出Q,Q’的电压波形，如图A5.9所示。
【题5.11】已知脉冲触发JK触发器输入端J,K和CLK的电压波 形如图P5.11所示，试画出Q,Q’端对应的电压波形。设触发器 的初始状态为Q=0.
【题5.14】已知维持阻塞结构D触发器各输入端的电 压波形如图P5.14所示，试画出Q,Q’端对应的电压波形。
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的 边沿触发方式，即可画出Q和Q’的电压波形如图A5.14。
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q’端对应的电压波 形。
解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特 点（主从结构触发器属于脉冲触发方式），即可画出如图 A5.7所示的输出电压波形图。
【题5.8】 在脉冲触发SR触发器电路中，若S,R,CLK 端 的电压波形如图P5.8所示，试画出Q,Q’端对应的电压 波形。假定触发器的初始状态为Q=0.
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出图A5.8中Q和Q’的电压波形。
解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特 点，画出的Q,Q’ 端电压波形如图A5.15。
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0， 试画出在CLK信号连续作用下各触发器输出端的电压 波形
解：根据每个触发器的逻辑功能和触发方式，画出输出端Q 的电压波形，如图A5.18。
解：根据JK触发器逻辑功能的定义及脉冲触发的动作特点， 画出的Q,Q’端电压波形如图A5.11。
[题5.12] 若主从结构JK触发器CLK, , ,J,K端的电压波形如图 P5.12所示，试画出Q,Q’端对应的电压波形。
解：根据JK触发器逻辑功能的定义及脉冲触发方式的动作特 点，画出的Q,Q’ 端电压波形如图A5.12。
到高电平以后与非门的输出变为低电平，于是又通过异步置 0 端R将触发器置0.这样我们就得到了图A5.21的波形图。
利用这个电路可以监视在CLK=1期间A端是否有高电平信号 输入。如果A端有高电平输入信号，则Q端给出一个正脉冲； 如果A端没有输入信号，则Q端始终为0.
数电五阎石五课后习题和 答案x
【题5.1】 画出图P5.1由与非门组成的SR锁存器输出端 Q,Q’的电压波形，输入端 , 的电压波形如图中所示。 解：见图A5.1.
ቤተ መጻሕፍቲ ባይዱNo Image
【题5.4】图P5.4所示为一个防抖动输出的开关电路。当拨动 开关S时，由于开关触点接通瞬间发生振颤 , 和 的电压波 形如图中所示，试画出Q,Q’端对应的电压波形。
从高电平跳变成低电平以后电路的工作过程与上述过 程类似。这样就得到了图A5.20的 电压波形。
【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触 发器的初始状态为 Q = 0.
解：在CLK =1期间主从JK触发器的主触发器接收输入信号。 若此期间出现 A = 1 的信号，则主从触发器被置1，在CLK变 为低电平后，从触发器随之被置1，使输出为Q=1.而当CLK回
解：见图A5.4.
【题5.5】 在图P5.5电路中，若CLK,S,R的电压波形如图中所 示，试画出Q和Q’端与之对应的电压波形。假定触发器的初 始状态为Q=0.
解：见图A5.5.
【题5.7】若主从结构SR触发器各输入端的电压波形如图P5.7 中所给出，试画出Q,Q’端对应的电压波形。设触发器的初始 状态为Q=0.